Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/JP04/018312

International filing date: 08 December 2004 (08.12.2004)

Document type: Certified copy of priority document

Document details: Country/Office: JP

Number: 2003-409641

Filing date: 08 December 2003 (08.12.2003)

Date of receipt at the International Bureau: 10 February 2005 (10.02.2005)

Remark: Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)



10.12.2004

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2003年12月 8日

出 願 番 号

Application Number:

特願2003-409641

[ST. 10/C]:

[JP2003-409641]


出 願 人 Applicant(s):

有限会社金沢大学ティ・エル・オー


2005年 1月27日

特許庁長官 Commissioner, Japan Patent Office





```
特許願
【書類名】
【整理番号】
             2003-067
             特許庁長官
【あて先】
                     殿
             H04N 7/30
【国際特許分類】
【発明者】
  【住所又は居所】
             石川県金沢市太陽が丘2-211
             吉本 雅彦
  【氏名】
【発明者】
             石川県石川郡鶴来町森島町い100-22
  【住所又は居所】
  【氏名】
             川上 健太郎
【発明者】
  【住所又は居所】
             富山県射水郡大島町小島1204
             金森 美和子
  【氏名】
【発明者】
  【住所又は居所】
             富山県高岡市古定塚 9 - 5 1
  【氏名】
             森田 泰弘
【発明者】
             神奈川県藤沢市湘南台3丁目1番地4号プランヴェール湘南台6
  【住所又は居所】
              0 2号
              大平 英雄
  【氏名】
【特許出願人】
  【識別番号】
             803000023
             有限会社金沢大学ティ・エル・オー
  【氏名又は名称】
【代理人】
  【識別番号】
             100105809
  【弁理士】
  【氏名又は名称】
              木森 有平
             076-262-7101
  【電話番号】
【選任した代理人】
  【識別番号】
              100126398
  【弁理士】
  【氏名又は名称】
              浅野 典子
【手数料の表示】
  【予納台帳番号】
              047429
  【納付金額】
              21,000円
【提出物件の目録】
  【物件名】
              特許請求の範囲
  【物件名】
              明細書 1
              図面 1
  【物件名】
  【物件名】
              要約書 1
               0308367
  【包括委任状番号】
```



【請求項1】

半導体基板にMOSトランジスタが集積されたプロセッサを使用して連続する複数のフレームから構成される動画像をフレーム単位で順次符号化又は復号化する動画像符号化又は復号化手段を有し、前記プロセッサは動作周波数及び基板バイアス電圧が制御可能である動画像符号化又は復号化処理システムにおいて、

これから符号化又は復号化される任意の一のフレームを所定フレームとすると、

所定フレームの符号化又は復号化に必要な必要演算量を計算する必要演算量計算手段と、所定フレームの符号化処理又は復号化処理に予め割り当てられている時間内に前記必要演算量を符号化処理又は復号化処理可能な基板バイアス電圧及び動作周波数を決定する基板バイアス電圧・動作周波数決定手段とを備え、

前記プロセッサは、前記基板バイアス電圧・動作周波数決定手段により決定された基板バイアス電圧及び動作周波数によりフレーム単位で一定に動作しながら、前記動画像符号化又は復号化手段が所定フレームの符号化又は復号化処理を行うことを特徴とする動画像符号化又は復号化処理システム。

【請求項2】

半導体基板にMOSトランジスタが集積されたプロセッサを使用して連続する複数のフレームから構成される動画像をフレーム単位で順次符号化又は復号化する動画像符号化又は復号化手段を有し、前記プロセッサは動作周波数、基板バイアス電圧及び動作電源電圧が制御可能である動画像符号化又は復号化処理システムにおいて、

これから符号化又は復号化される任意の一のフレームを所定フレームとすると、

所定フレームの符号化又は復号化に必要な必要演算量を計算する必要演算量計算手段と、所定フレームの符号化処理又は復号化処理に予め割り当てられている時間内に前記必要演算量を符号化処理又は復号化処理可能な動作電源電圧、基板バイアス電圧及び動作周波数を決定する動作電源電圧・基板バイアス電圧・動作周波数決定手段とを備え、

前記プロセッサは、前記動作電源電圧・基板バイアス電圧・動作周波数決定手段により 決定された基板バイアス電圧、動作電源電圧及び動作周波数で一定に動作しながら、前記 動画像符号化又は復号化手段が所定フレームの符号化又は復号化処理を行うことを特徴と する動画像符号化又は復号化処理システム。

【請求項3】

前記プロセッサは動作周波数がr段階(rは2以上の整数)に可変であり、前記基板バイアス電圧・周波数決定手段は、前記必要演算量計算手段により算出された前記所定フレームの必要演算量Kpと、所定フレームの処理に割り当てられる時間Tfとから、時間Tfで必要演算量Kpを処理するに必要な動作周波数FfをFf=Kp/Tfで計算し、前記プロセッサが動作可能な可能動作周波数から前記必要な動作周波数Ff以上であり且つその動作周波数Ffに最も近い動作周波数Fを選択するとともに、選択された動作周波数Fに適する基板バイアス電圧VBBを決定することを特徴とする請求項1に記載の動画像符号化又は復号化処理システム。

【請求項4】

【請求項5】

前記必要演算量計算手段で算出された必要演算量が実際に必要な演算量よりも小さい場合に起きる破綻現象を回避する破綻回避手段を備えることを特徴とする請求項1乃至請求



【請求項6】

前記破綻回避手段として、前記必要演算量計算手段により算出された必要演算量を所定値だけ増加させる第1の破綻回避手段を備えることを特徴とする請求項5に記載の動画像符号化又は復号化処理システム。

【請求項7】

前記第1の破綻回避手段は、必要演算量計算手段により算出された必要演算量をm倍(mは1以上の実数)又は必要演算量に0より大きい実数nを加算することを特徴とする請求項6記載の動画像符号化又は復号化処理システム。

【請求項8】

前記破綻回避手段として、前記必要演算量計算手段で算出された必要演算量が、前記動画像符号化又は復号化手段による符号化又は復号化処理に実際に必要な演算量よりも小さいか否かを判断し、小さいと判断した場合には破綻現象を回避する処理を行う第2の破綻回避手段を備えることを特徴とする請求項5に記載の動画像符号化又は復号化処理システム。

【請求項9】

前記第2の破綻回避手段として、所定のタイミングで動画像符号化手段による符号化処理に割り込みを行い、符号化がなされていないマクロブロックがある場合は、当該マクロブロックに対して無効ブロック化処理を行う無効ブロック化手段を少なくとも備えることを特徴とする請求項8記載の動画像符号化処理システム。

【請求項10】

前記第2の破綻回避手段として、所定のタイミングで動画像符号化又は復号化手段による符号化又は復号化処理に割り込みを行い、その割り込み時点において、必要演算量計算手段で算出された所定フレームの必要演算量の残量が、符号化又は復号化処理手段による所定フレームの符号化又は復号化処理に実際に必要な演算量の残量よりも小さい場合は、プロセッサの動作周波数を上げ、その動作周波数に適する基板バイアス電圧でプロセッサを動作させる演算残量判断手段を少なくとも備えることを特徴とする請求項8記載の動画像符号化又は復号化処理システム。

【請求項11】

前記第2の破綻回避手段として、所定のタイミングで動画像符号化又は復号化手段による符号化又は復号化処理に割り込みを行い、その割り込み時点において、必要演算量計算手段で算出された所定フレームの必要演算量の残量が、符号化又は復号化処理手段による所定フレームの符号化又は復号化処理に実際に必要な演算量の残量よりも小さい場合は、プロセッサの動作周波数を上げ、その動作周波数に適する動作電源電圧及び基板バイアス電圧でプロセッサを動作させる演算残量判断手段を少なくとも備えることを特徴とする請求項8記載の動画像符号化又は復号化処理システム。

【請求項12】

連続する複数のフレームのうち前記所定フレームより前に符号化処理されるフレームを前フレームとすると、動画像符号化処理を行う場合において、前記必要演算量計算手段は、所定フレームと前フレームとの動き量、所定フレームのアクティビティの量、前フレームのアクティビティの量、前フレームの量子化ステップサイズの平均値、前フレームの量子化ステップサイズの平均値をその一つ前のフレームの量子化ステップサイズの平均値の差、前フレームのマクロブロックマッチング回数、前フレームの有効でリック数、前フレームの有効係数の数、前フレームの符号化に実際に要した演算量、前フレームの発生ビット数、所定フレームの符号化ビットレート、所定フレームについてフレーム内符号化又はフレーム間符号化のいずれであるかの種類、必要演算量計算手段により算出された前フレームの必要演算量のうち、一つ以上の要素を使用して必要演算量を計算することを特徴とする請求項1乃至請求項11のいずれか1項に記載の動画像符号化又は復号化処理システム。

【請求項13】

連続する複数のフレームのうち前記所定フレームより前に復号化処理されるフレームを前フレームとすると、動画像復号化処理を行う場合において、前記必要演算量計算手段は、所定フレームの符号化データのビット数、前記所定フレームがフレーム内符号化されたものであるか又はフレーム間符号化されたものであるかの種類、所定フレーム若しくは前フレームの動きベクトルの大きさの平均値、所定フレーム若しくは前フレームの動きベクトルの大きさの平均値、所定フレーム若しくは前フレームの動きベクトルの大きさの分散、所定フレーム若しくは前フレームの有効ブロック数、所定フレーム若しくは前フレームの「テップレームの「大して、所定フレーム若しくは前フレームの量子化ステップサイズの平均値の差(所定フレームを1つ前のフレームの量子化ステップサイズの差、もしくは1つ前のフレームの量子化ステップサイズを2つ前のフレームの量子化ステップサイズの差)、前フレームの復号化に実際に要した演算量、必要演算量計算手段により算出された前フレームの必要演算量のうち一つ以上の要素を使用して必要演算量を計算することを特徴とする請求項1乃至請求項11のいずれか1項に記載の動画像符号化又は復号化処理システム。

【請求項14】

半導体基板にMOSトランジスタが集積されたプロセッサが連続する複数のフレームから構成される動画像をフレーム単位で順次符号化又は復号化し、前記プロセッサは動作周波数及び基板バイアス電圧が制御可能である動画像符号化又は復号化処理方法において、

これから符号化又は復号化される任意の一のフレームを所定フレームとすると、

所定フレームの符号化又は復号化に必要な必要演算量を計算する必要演算量計算ステップと、所定フレームの符号化処理又は復号化処理に予め割り当てられている時間内に前記必要演算量を符号化処理又は復号化処理可能な基板バイアス電圧及び動作周波数を決定する基板バイアス電圧・動作周波数決定ステップと、

前記プロセッサが、前記基板バイアス電圧・動作周波数決定ステップにおいて決定された基板バイアス電圧及び動作周波数によりフレーム単位で一定に動作しながら、所定フレームの符号化又は復号化処理を行う動画像符号化又は復号化ステップとを備えることを特徴とする動画像符号化又は復号化処理方法。

【請求項15】

半導体基板にMOSトランジスタが集積されたプロセッサが連続する複数のフレームから構成される動画像をフレーム単位で順次符号化又は復号化し、前記プロセッサは動作周波数、基板バイアス電圧及び動作電源電圧が制御可能である動画像符号化又は復号化処理方法において、

これから符号化又は復号化される任意の一のフレームを所定フレームとすると、

所定フレームの符号化又は復号化に必要な必要演算量を計算する必要演算量計算ステップと、所定フレームの符号化処理又は復号化処理に予め割り当てられている時間内に前記必要演算量を符号化処理又は復号化処理可能な動作電源電圧、基板バイアス電圧、及び、動作周波数を決定する動作電源電圧・基板バイアス電圧・動作周波数決定ステップと、

前記プロセッサが、前記動作電源電圧・基板バイアス電圧・動作周波数決定ステップにおいて決定された動作電源電圧、基板バイアス電圧及び動作周波数によりフレーム単位で一定に動作しながら、所定フレームの符号化又は復号化処理を行う動画像符号化又は復号化ステップとを備えることを特徴とする動画像符号化又は復号化処理方法。

【書類名】明細書

【発明の名称】動画像符号化又は復号化処理システム、及び、動画像符号化又は復号化処理方法

【技術分野】

[0001]

本発明は、半導体基板にMOSトランジスタが集積されたプロセッサを使用して連続する複数のフレームから構成される動画像をフレーム単位で順次符号化又は復号化し、前記プロセッサは動作周波数と基板バイアス電圧、又は動作周波数と基板バイアス電圧と動作電源電圧が制御可能である動画像符号化又は復号化処理システム、及び、動画像符号化又は復号化処理方法に関する。

【背景技術】

[0002]

近年、伝送路を通じて動画像の送受信を行うことや、動画像を蓄積メディアに蓄積することが可能となっている。一般に、動画像は情報量が大きいため、伝送ビットレートの限られた伝送路を用い動画像を伝送する場合、あるいは蓄積容量の限られた蓄積メディアに動画像を蓄積する場合には、動画像を符号化・復号化する技術が必要不可欠である。動画像の符号化・復号化方式として、ISO/IECが標準化を進めているMPEG(Moving Picture Experts Group)やH.26 Xがある。これらは動画像を構成する経時的に連続した複数のフレームの符号化又は復号化を行うものであり、動画像の時間的相関、空間的相関を利用した冗長性の削減を行うことにより動画像の情報量を減らして符号化し、符号化された動画像を再度元の動画像に復号化する技術である。

[0003]

かかる符号化・復号化技術はパーソナルコンピュータやマイクロコンピュータを内蔵する携帯電話等の情報端末機器等に適用されており、符号化・復号化の手段を記述したプログラムに基づいてコンピュータのプロセッサ等を動作させることにより、動画像を送信等する場合は動画像符号化処理システムとして、動画像を受信等する場合は動画像復号化処理システムとして機能させている。しかしながら、かかる動画像符号化又は復号化処理は比較的に演算量が多いため消費電力が大きくなる傾向にあり、ハードウエアよりも汎用性の高いソフトウエアを使用して、符号化・復号化処理における低消費電力化を図ることが大きな課題となっている。

$[0\ 0\ 0\ 4]$

以下に、ソフトウエアを使用した動画像符号化又は復号化システムにおける従来の低消費電力化の手段を説明する。従来の低消費電力化の手段としては、例えば下記の非特許文献1に開示されている。

[0005]

【非特許文献 1】IEEE International Symposium on Circuits and System 2001(May,2001)の予稿集pp918-921 "An LSI for VDD-Hopping and MPEG4 System Based on the Chip"(H. Kawaguchi, G. Zhang, S. Lee, and T. Sakurai)

[0006]

図13は、非特許文献1で示された、動画像(動画像)符号化処理システムについて従来の低消費電力化を行う手法を示した図である。なお、低消費電力化の手段は、動画像復号化処理システムにおいても同様である。

[0007]

非特許文献1では、動的に動作電源電圧及び動作周波数を変更可能なプロセッサ上で、動画像符号化(特にMPEG)を処理する場合の低消費電力化を行うための動作電源電圧及び動作周波数の制御方法を示している。すなわち非特許文献1の発明は、図14に示すように、動画像符号化を行う場合に、動画像内の動きの激しさなどによりフレーム単位に動画像符号化又は復号化の演算量が異なることに注目し、プロセッサの動作周波数及び動作電源電圧を制御して低消費電力化を図るものである。

[0008]

符号化処理は、1フレームの処理時間が符号化方式(MPEGなど)の規定などにより時間 Tfに制約されており、その処理時間Tf内に1フレームの符号化処理が完了することが必 要とされる。1フレームの処理時間Tf(秒)に対して、それを一定間隔にN個に分割し 、一つ一つの間隔(時間)をタイムスロットTslot(Tslot=Tf/N)と定義し、また 、タイムスロットTslot 1 からタイムスロットTslot i が終了した時点の残時間TRiを TRi=Tf-Tslot×iと定義する。一つのタイムスロットTslotで処理する動画像のブ ロック数(動画像の符号化はブロック単位に処理が行われる)をR(すなわちR×Nが1 フレームのブロック数となる)とし、(R×i)ブロック処理にかかった時間(すなわち タイムスロットTslot 1 からタイムスロットTslot i までに処理すべきブロック群に対し て実際に処理にかかった時間)をTacc(i+1)とする。電圧変更した場合に動作電源電圧及 び動作周波数が安定するまでの時間をTrdとする。なお、実タイムスロットRTslotiは タイムスロットTsloti内に完了されるべき処理に対して実際に要した処理時間を示す。 図13では、まずタイムスロットTslot1及びタイムスロットTslot2に割り当てられた ブロック群の処理に対しては、負荷が最大の場合でもそのタイムスロット Tslot 1, Tsl ot 2内に十分に処理が完了可能なクロック周波数 f maxで動作させる。その処理にかかっ た時間 Tacc 3 が Tacc 3 く (Tf-TR2) である場合、すなわち、割り当てられたブロ ック群がタイムスロットTslot1,Tslot2内で処理が完了した場合、次のタイムスロッ トTslot3に割り当てられたブロック群の処理に使用可能な処理時間Ttar3はTtar3= Tf-Tacc3-TR3-Trdであり、この処理時間Ttar3内にTslot3に割り当てられ たブロック群の処理が完結すればよいので、このブロック群に対しては動作周波数を下げ て動作させる。図13の処理時間Tf1, Tf2, Tf3は、タイムスロットTslot3において 負荷が最大の場合に、各動作周波数 f 1, f 2, f 3 で動作させたときの処理時間を示す 。動作周波数としては、図13において $f2 = f \max / 2$ の動作周波数を選択すれば、負 荷が最大の場合でもタイムスロットTslot 1からタイムスロットTslot 3までに完了され るべき処理時間が(Tf-TR3)以内である、次のタイムスロットTslot4に処理が入 り込むことはない。一方、動作周波数 $f 3 = f \max / 3$ を選択した場合は、処理時間 T f 3が処理時間 Ttar 3 を超えてしまう。したがって、このタイムスロット Tslot 3 で処理す べきブロック群に対しては f $2 = f \max / 2$ の動作周波数及びその動作周波数に適する動 作電源電圧で動作させる。同様にして、タイムスロットTslot毎にこの処理を行う。

[0009]


これにより、動的に動作クロック周波数及び動作電源電圧を変更するに際し、所定時間内に所定数のブロック群を処理可能な動作周波数のうち最小の動作周波数を選択することにより、総合的に動作周波数及び動作電源電圧を下げて動作させ、必要処理に応じて電圧を制御することにより、低消費電力化が図られている。

[0010]

ところで、ある一定の処理時間(例えば、ここでは1フレームの処理時間 Tf)に完了すべき処理(例えば、ここでは1フレームの処理)に対しては、1フレームの処理時間を通してプロセッサを一定の動作電源電圧及び動作周波数で動作させて処理することが好ましい。すなわち、1フレームの処理時間を Tf(秒)とし、演算量 Kf(サイクル)とし、動作周波数 Ff とすると、動作周波数 Ff とすると、動作周波数 Ff に設定し、1フレームの処理時間 Tf を通してプロセッサを一定の動作周波数 Ff で動作させることにより、その処理時間 Tf 内で動作周波数 Ff を何回も変動させる場合と比較して、より低消費電力化が可能となる。この証明は後述する第1の実施の形態の証明2で行う。

$[0\ 0\ 1\ 1]$

しかしながら、非特許文献1では、処理時間Tfの同期する単位が1フレームであるにもかかわらず、1フレーム内で最大N回の動作電源電圧及び動作周波数の変更が行われており、低消費電力が十分に図られていなかった。すなわち、本従来例のように多段階に動作電源電圧及び動作周波数を制御可能なプロセッサでの動画像符号化又は復号化処理の低消費電力化は、1フレームの処理中に何回も動作電源電圧及び動作周波数を変更する必要があった。一方、上述のように、処理時間の制約の単位がフレームであるため、1フレー



【発明の開示】

【発明が解決しようとする課題】

[0012]

ところで、プロセッサの低消費電力化を妨げる他の要因の一つとして、プロセッサを構成するMOSトランジスタのサブスレッショルドリーク電流が挙げられる。サブスレッショルドリーク電流は、半導体基板に形成されるMOSトランジスタのゲート電圧がしきい値電圧以下のとき流れる微少電流である。このサブスレッショルドリーク電流による消費電力は、MOSトランジスタの微細化が高まるにつれて支配的となる傾向にあり、半導体基板にMOSトランジスタが集積されたプロセッサを使用して動画像の符号化又は復号化を行う動画像符号化又は復号化システムにおいて、低消費電力化を妨げる要因の一つとなっている。

$[0\ 0\ 1\ 3]$

このサブスレッショルドリーク電流は、1フレームの処理時間 T f 内でプロセッサの動作周波数 F f を何回も変動させる場合と比較して、処理時間 T f を通して一定の動作周波数 F f で動作させることにより低減され、プロセッサの低消費電力化が可能となる。この証明は後述する第 1 の実施の形態の証明 1 で行う。上記非特許文献 1 の発明は、処理時間 T f の同期する単位が 1 フレームであるにもかかわらず、1 フレーム内で最大 N 回の動作周波数の変更が行われており、動作電源電圧のみならずサブスレッショルドリーク電流の観点からも好ましくなかった。

[0014]

一方、MOSトランジスタに関しては、MOSトランジスタが形成される半導体領域の 基板バイアス電圧を制御することにより、サブスレッショルドリーク電流を制御できるこ とが知られている。

$[0\ 0\ 1\ 5]$

そこで本発明は、前記のような課題を解決するためのものであり、サブスレッショルドリーク電流の低減により低消費電力化を図ることができる動画像符号化又は復号化処理システム、及び、動画像符号化又は復号化処理方法を提案することにある。

【課題を解決するための手段】

[0016]

発明者等は、MOSトランジスタを集積した半導体素子であるプロセッサに関して、基板バイアス電圧の制御によりサブスレッショルドリーク電流を抑制し、プロセッサの低消費電力化が実現可能であることを確認した。以下に、基板バイアス電圧の制御方法と制御による低消費電力効果について詳述する。たとえば、プロセッサをトリプルウエル構造とすることで、基板バイアス電圧VbnをnーチャネルMOSトランジスタに印加でき、基板バイアス電圧VbpをpーチャネルMOSトランジスタに印加でき、基板バイアス電圧が制御可能となる。

[0017]

-Contactを介して基板バイアス電圧Vbnが印加される。p-チャネルMOSトランジスタが形成される半導体領域であるn型ウエルn-wellにはn型ウエルコンタクト層n-Contactを介して基板バイアス電圧Vbpが印加される。

[0018]

図16は、nーチャネルMOSトランジスタの基板バイアス電圧Vbnとしきい値電圧 Vtnの関係の例、ならびにpーチャネルMOSトランジスタの基板バイアス電圧Vbp としきい値電圧Vtpの関係の例を表している。n-チャネルMOSトランジスタの基板 バイアス電圧Vbnが上がるとしきい値電圧Vtnが下がり、p-チャネルMOSトラン ジスタの基板バイアス電圧Vbpが上がるとしきい値電圧-Vtpが上がり、基板バイア ス電圧Vbn、Vbpを変化させることで、しきい値電圧Vtn,一Vtpを制御できる 。図17の例に示すように、しきい値電圧Vtn,一Vtpが下がると一般にプロセッサ の動作周波数が下がり、しきい値電圧の制御によりプロセッサ1の動作周波数 f が変化す る。図18の(1)はVtn, -Vtpがそれぞれ0[V]の場合、(2)はVtn, -Vtp がそれぞれ0.1 [V] の場合、(3)はVtn,-Vtpがそれぞれ0.2 [V] の場合 のしきい値電圧Vtn,ーVtpとサブスレッショルドリーク電流Іstの関係の例を表 す。図18に示すように、しきい値電圧Vtn, 一Vtpが上がるとサブスレッショルド リーク電流 Istが下がり、しきい値電圧 Vtn,一Vtpを制御することによりサブス レッショルドリーク電流 Istを制御できる。したがって、基板バイアス電圧 Vbn, V bpによりサブスレッショルドリーク電流 Istを制御できる。そこで、演算量に適する 動作周波数fを算出し、動作周波数fを実現することができ、かつ、サブスレッショルド リーク電流 Istを抑制できるように基板バイアス電圧 Vbn, Vbpを制御し、その動 作周波数 f でプロセッサを一定に動作させながら、1フレームの符号化又は復号化処理を 行うことにより、サブスレッショルドリーク電流Іѕtを抑制することができる。たとえ ば、動作周波数を低く設定できるとき、基板バイアス電圧を下げることによりしきい値電 圧を上げることができ、サブスレッショルドリーク電流を抑制することができる。よって 、全電流を抑制することができ、低消費電力化を実現できる。

[0019]

以上の結果から、発明者等は基板バイアス電圧を制御することにより、サブスレッショルドリーク電流を抑制し、低消費電力を実現する本発明を完成させた。

[0020]

すなわち、本発明の請求項1記載の動画像符号化又は復号化処理システムは、半導体基板にMOSトランジスタが集積されたプロセッサを使用して連続する複数のフレームから構成される動画像をフレーム単位で順次符号化又は復号化する動画像符号化又は復号化手段を有し、前記プロセッサは動作周波数及び基板バイアス電圧が制御可能である動画像符号化又は復号化処理システムにおいて、これから符号化又は復号化される任意の一のフレームを所定フレームとすると、所定フレームの符号化又は復号化に必要な必要演算量を計算する必要演算量計算手段と、所定フレームの符号化処理又は復号化処理に予め割り当てられている時間内に前記必要演算量を符号化処理又は復号化処理可能な基板バイアス電圧及び動作周波数を決定する基板バイアス電圧・動作周波数決定手段とを備え、前記プロセッサは、前記基板バイアス電圧・動作周波数決定手段により決定された基板バイアス電圧及び動作周波数によりフレーム単位で一定に動作しながら、前記動画像符号化又は復号化処理を行うことを特徴とする。

[0021]

符号化・復号化方式(MPEG等)の規定においては、所定フレームに対して予め処理時間が割り当てられている。請求項1記載の発明によれば、必要演算量計算手段により所定フレームの符号化又は復号化に必要な必要演算量が計算され、基板バイアス電圧・動作周波数決定手段により所定フレームの符号化処理又は復号化処理に予め割り当てられている時間内に前記必要演算量を符号化処理又は復号化処理可能な基板バイアス電圧及び動作周波数が決定され、前記プロセッサは前記算出された動作周波数及び基板バイアス電圧で一定に動作しながら、動画像符号化又は復号化手段により所定フレームの符号化又は復号化処

理を行う。したがって、フレームごとに一定の基板バイアス電圧及び動作周波数でプロセッサを動作させながら、そのプロセッサにより符号化又は復号化処理が行われることとなり、フレームを分割して成る所定数のブロックごとに動作周波数及び動作電源電圧が決定されることで一のフレームの符号化・復号化処理中に何度も基板バイアス電圧及び動作周波数が変更される従来技術と比較して、サブスレッショルドリーク電流 Istが抑制され、低消費電力化を図ることができる。プロセッサの基板バイアスと動作周波数の制御は、それぞれ基板バイアス制御手段・動作周波数制御手段により行われる。

[0022]

サブスレッショルドリーク電流の過剰な抑制は、かえって低消費電力化を阻害する場合がある。そこで、さらに効果的に低消費電力化を図るためには、基板バイアス電圧に加えて動作電源電圧を制御することが好ましい。以下に、動作周波数と動作電源電圧・基板バイアス電圧の関係について詳述する。たとえば、プロセッサ1および(又は)局部復号メモリ等を含めた周辺装置で消費される電流が、

 $I = I c d + I s t \cdot \cdot \cdot ($ 数式 2 0)

で表されるとする。ここで、Іс d は充放電電流であり、

 $Icd=a\times C\times f\times VDD\cdot\cdot\cdot$ (数式21)

a:係数、C:プロセッサのトランジスタ数

f:動作周波数、VDD:動作電源電圧

である。一方、Istはサブスレッショルドリーク電流であり、

 $Ist = I_0 \times 10$ ((Vgs-Vt)/S)···(数式22)

Io:定数、Vgs:ゲートーソース間電圧、

Vt:しきい値電圧、S:サブスレッショルドswing

である。また、しきい値電圧は基板バイアス電圧を用いて

 $V t = V t 0 + \gamma \sqrt{(\delta - VBB) \cdot \cdot \cdot \cdot ($ 数式 2 3)

Vt0、 γ 、 δ :定数、VBB:基板バイアス電圧

と表される。一方、動作周波数は動作電源電圧としきい値電圧を用いて、

 $f = K \times (VDD - Vt)$ ^ 1. 3/VDD···(数式24)

K:係数

と表される。回路で消費される消費電力Pは、

 $P = P c d + P s t \cdot \cdot \cdot ($ 数式 2 5)

Pcd=VDD×Icd:充放電電流によるダイナミック電力

Pst=VDD×Ist:サブスレッショルドリーク電流によるスタティックリーク電力

[0023]

以上の結果から、発明者等は基板バイアス電圧のみならず動作電源電圧をも制御することにより、サブスレッショルドリーク電流及び充放電電流を適度に抑制し、さらに効果的に低消費電力化を実現できる本発明を完成させた。

[0024]

すなわち、本発明の請求項2記載の動画像符号化又は復号化処理システムは、半導体基板にMOSトランジスタが集積されたプロセッサを使用して連続する複数のフレームから構成される動画像をフレーム単位で順次符号化又は復号化する動画像符号化又は復号化手

段を有し、前記プロセッサは動作周波数、基板バイアス電圧及び動作電源電圧が制御可能である動画像符号化又は復号化処理システムにおいて、これから符号化又は復号化される任意の一のフレームを所定フレームとすると、所定フレームの符号化又は復号化に必要な必要演算量を計算する必要演算量計算手段と、所定フレームの符号化処理又は復号化処理に予め割り当てられている時間内に前記必要演算量を符号化処理又は復号化処理可能な動作電源電圧、基板バイアス電圧及び動作周波数を決定する動作電源電圧・基板バイアス電圧・動作周波数決定手段とを備え、前記プロセッサは、前記動作電源電圧・基板バイアス電圧・動作周波数決定手段により決定された基板バイアス電圧、動作電源電圧及び動作周波数によりフレーム単位で一定に動作しながら、前記動画像符号化又は復号化手段が所定フレームの符号化又は復号化処理を行うことを特徴とする。

[0025]

上述のように、消費電力Pは、サブスレッショルドリーク電流 I s t のみならず充放電電流 I c d による影響も大きいことから、基板バイアス電圧V B B とともに動作電源電圧V D D を制御することにより、サブスレッショルドリーク電流 I s t 及び充放電電流 I c d を適度に抑制し、より効果的に低消費電力化を実現することが可能となる。本発明によれば、プロセッサは、フレームごとに一定の動作電源電圧及び基板バイアス電圧及び動作周波数で動作しながら、符号化又は復号化処理が行われることとなる。フレームを分割して成る所定数のブロックごとに動作周波数及び動作電源電圧及び基板バイアス電圧が決定されることで一のフレームの符号化・復号化処理中に何度も動作電源電圧及び動作周波数が変更される従来技術と比較して、低消費電力化を図ることができる。基板バイアス電圧V B B のみならず動作電源電圧V D D についても制御するため、サブスレッショルドリーク電流 I s t と充放電電流 I c d とが適度に抑制され、より効果的な低消費電力化が実現される。ここで、一定の動作周波数に適する動作電源電圧及び基板バイアス電圧は、消費電力I が最小となる組み合わせであることが好ましい。

[0026]

請求項3記載の動画像符号化又は復号化処理システムは、請求項1記載の発明を前提と して、前記プロセッサは動作周波数がr段階(rは2以上の整数)に可変であり、前記基 板バイアス電圧・周波数決定手段は、前記必要演算量計算手段により算出された前記所定 フレームの必要演算量Kpと、所定フレームの処理に割り当てられる時間Tfとから、時間 Tfで必要演算量Kpを処理するに必要な動作周波数FfをFf=Kp/Tfで計算し、前記 プロセッサが動作可能な動作周波数から前記必要な動作周波数Ff以上であり且つその動 作周波数Ffに最も近い動作周波数Fを選択するとともに、選択された動作周波数Fに適 する基板バイアス電圧VBBを決定することを特徴とする。請求項4記載の発明は、請求 項2記載の発明を前提として、前記プロセッサは動作周波数がr段階(rは2以上の整数)に可変であり、前記動作電源電圧・基板バイアス電圧・周波数決定手段は、前記必要演 算量計算手段により算出された前記所定フレームの必要演算量Kpと、所定フレームの処 理に割り当てられる時間Tfとから、時間Tfで必要演算量Kpを処理するに必要な動作周 波数FfをFf=Kp/Tfで計算し、前記プロセッサが動作可能な可能動作周波数から前 記必要な動作周波数Ff以上であり且つその動作周波数Ffに最も近い動作周波数Fを選択 するとともに、選択された動作周波数Fに適する基板バイアス電圧VBB及び動作電源電 圧VDDを決定することを特徴とする。

[0027]

請求項3又は請求項4記載の発明によれば、時間Tfで必要演算量Kを処理するに必要な動作周波数FfがFf=K/Tfで計算された後に、前記プロセッサが動作可能な可能動作周波数から前記必要な動作周波数Ff以上であり且つその動作周波数Ffに最も近い動作周波数Fを選択する計算が行われるとともに、選択された動作周波数Fに適する基板バイアス電圧VBBが決定されるか、又は、選択された動作周波数Fに適する動作電源電圧VDD及び基板バイアス電圧VBBが決定され、プロセッサがその決定された動作周波数Fと基板バイアス電圧VBB、又は、動作周波数Fと動作電源電圧VDDと基板バイアス電圧VBBで一定に動作しながら動画像符号化又は復号化手段により所定フレームの符号化

又は復号化処理を行う。すなわち、プロセッサが動作可能な可能動作周波数及び基板バイアス電圧のうち、所定フレームに割り当てられた時間Tf内に必要演算量Kを処理可能な最小の動作周波数F及び基板バイアス電圧VBBにより、プロセッサを一定に動作させながら、そのプロセッサ上で動作する符号化又は復号化手段により所定フレームの符号化又は復号化処理が行われるか、または、プロセッサが動作可能な可能動作周波数と動作電源電圧VDDと基板バイアス電圧VBBのうち、所定フレームに割り当てられた時間Tf内に必要演算量Kを処理可能な最小の動作周波数Fと動作電源電圧VDDと基板バイアス電圧VBBにより、プロセッサを一定に動作させながら、そのプロセッサ上で動作する符号化又は復号化手段により所定フレームの符号化又は復号化処理が行われるため、可能動作周波数が段階的に可変なプロセッサが使用されても、低消費電力化が効率的に行われる。

[0028]

本発明の請求項5記載の動画像符号化又は復号化処理システムは、請求項1乃至請求項4のいずれか1項に記載の発明を前提として、前記必要演算量計算手段で算出された必要演算量が実際に必要な演算量よりも小さい場合に起きる破綻現象を回避する破綻回避手段を備えることを特徴とする。

[0029]

前記必要演算量計算手段で算出された必要演算量が実際に必要な演算量よりも小さい値である場合には、予め定められた時間内に所定フレームの符号化又は復号化処理が完了せず、画像が劣悪になる破綻現象が起こるが、本発明は破綻現象を回避する一つ以上の破綻回避手段を備えるため破綻現象の発生が回避される。

[0030]

本発明の請求項6記載の動画像符号化又は復号化処理システムは、前記請求項5記載の 発明を前提として、前記破綻回避手段として、前記必要演算量計算手段により算出された 必要演算量を所定値だけ増加させる第1の破綻回避手段を少なくとも備えることを特徴と する。

$[0\ 0\ 3\ 1]$

この発明によれば、破綻回避手段が必要演算量を所定値だけ増加させるため、必要演算量計算手段により算出された必要演算量が実際の演算量を満たす可能性が高くなり、必要演算量が現実の演算量よりも小さいことにより生じる破綻現象を回避することができる。

[0032]

本発明の請求項7記載の動画像符号化又は復号化処理システムは、前記請求項6に記載の発明を前提として、前記第1の破綻回避手段は、必要演算量計算手段により算出された必要演算量をm倍(mは1以上の実数)又は必要演算量に0より大きい実数nを加算することを特徴とする。

[0033]

この発明によれば、第1の破綻回避手段は必要演算量をm倍又は必要演算量にnを加算するため、mやnの値を調節することで、必要演算量計算手段により算出された必要演算量を、現実の演算量よりも大きく且つ現実の演算量に近似した値とすることができ、破綻現象を回避することができる。

[0034]

本発明の請求項8記載の動画像符号化又は復号化処理システムは、前記請求項5記載の 発明を前提として、前記破綻回避手段として、前記必要演算量計算手段で算出された必要 演算量が、前記動画像符号化又は復号化手段による符号化又は復号化処理に実際に必要な 演算量よりも小さいか否かを判断し、小さいと判断した場合には破綻現象を回避する処理 を行う第2の破綻回避手段を備えることを特徴とする。

[0035]

この発明によれば、第2の破綻回避手段が、前記必要演算量計算手段で算出された必要演算量が実際に必要な演算量よりも小さいか否かを判断し、小さいと判断した場合には破綻現象を回避する処理を行うため、破綻現象が起こる場合にのみ破綻現象を回避する処理が行われ、効率的に破綻現象を回避することができる。

[0036]

本発明の請求項9記載の動画像符号化処理システムは、前記請求項8記載の発明を前提として、前記第2の破綻回避手段として、所定のタイミングで動画像符号化手段による符号化に割り込み処理を行い、符号化処理がなされていないマクロブロックの有無を確認すし、符号化がなされていないマクロブロックがある場合は、当該マクロブロックに対して無効ブロック化処理を行う無効ブロック化手段を少なくとも備えることを特徴とする。

[0037]

たとえば、所定フレームの符号化処理に予め割り当てられた時間のうち、総てのマクロブロックを無効ブロック化する処理時間を残したタイミングなどの所定のタイミングにおいて、符号化されていないマクロブロックがある場合は破綻現象が生じる可能性が高い。本発明によれば、第2の破綻回避手段である無効ブロック化手段が、例えば上記タイミングで動画像符号化手段による処理に割り込みを行い、符号化がなされていないマクロブロックがある場合は、前記必要演算量計算手段で算出された必要演算量が実際に必要な演算量よりも小さいと判断し、当該マクロブロックに対して無効ブロック化処理を行うため、破綻現象を回避することができる。

[0038]

本発明の請求項10記載の動画像符号化又は復号化処理システムは、前記請求項8記載の発明を前提として、前記第2の破綻回避手段として、所定のタイミングで動画像符号化又は復号化手段による符号化又は復号化処理に割り込みを行い、その割り込み時点において、必要演算量計算手段で算出された所定フレームの必要演算量の残量が、符号化又は復号化処理手段による所定フレームの符号化又は復号化処理に実際に必要な演算量の残量よりも小さい場合は、プロセッサの動作周波数を上げ、その動作周波数に適する基板バイアス電圧でプロセッサを動作させる演算残量判断手段を少なくとも備えることを特徴とする。また、本発明の請求項11記載の動画像符号化又は復号化処理システムは、前記請求項8記載の発明を前提として、前記第2の破綻回避手段として、所定のタイミングで動画像符号化又は復号化処理に割り込みを行い、その割り込み時において、必要演算量計算手段で算出された所定フレームの必要演算量の残量が、符号化又は復号化処理手段による符号化又は復号化処理に実際に必要な演算量の残量が、符号化又は復号化処理に実際に必要な演算量の残量よりも小さい場合は、プロセッサの動作周波数を上げ、その動作周波数に適する動作電源電圧及び基板バイアス電圧でプロセッサを動作させる演算残量判断手段を少なくとも備えることを特徴とする。

[0039]

請求項10又は請求項11記載の発明によれば、第2の破綻回避手段である演算残量判断手段が、所定のタイミングで動画像符号化又は復号化手段による処理に割り込みを行い、その割り込み時点において、必要演算量計算手段で算出された所定フレームの必要演算量の残量が、符号化又は復号化処理手段による所定フレームの符号化又は復号化処理において実際に必要な演算量の残量よりも小さい場合は、プロセッサの動作周波数を上げ、その動作周波数に適する基板バイアス電圧でプロセッサを動作させるか、又は、その動作周波数に適する動作電源電圧及び基板バイアス電圧でプロセッサを動作させるため、プロセッサの計算速度が向上して処理可能な処理量が増加し、破綻現象を回避できる可能性が高くなる。割り込みの回数を複数回とすると、処理状態に合わせて動作周波数と基板バイアス電圧、又は、動作周波数と動作電源電圧と基板バイアス電圧を段階的に上げることができ、破綻現象を回避できる可能性がさらに高められる。

[0040]

本発明の請求項12記載の動画像符号化又は復号化処理システムは、前記請求項1乃至 請求項11のいずれか1項に記載の発明を前提として、連続する複数のフレームのうち前 記所定フレームより前に符号化処理されるフレームを前フレームとすると、動画像符号化 処理を行う場合において、前記必要演算量計算手段は、所定フレームと前フレームとの動 き量、所定フレームのアクティビティの量、前フレームのアクティビティの量、前フレー ムの量子化ステップサイズの平均値、前フレームの量子化ステップサイズの平均値とその 一つ前のフレームの量子化ステップサイズの平均値の差、前フレームのマクロブロックマ ッチング回数、前フレームの有効ブロック数、前フレームの有効係数の数、前フレームの 符号化に実際に要した演算量、前フレームの発生ビット数、所定フレームの符号化ビット レート、所定フレームについてフレーム内符号化又はフレーム間符号化のいずれであるか の種類、必要演算量計算手段により算出された前フレームの必要演算量のうち、一つ以上 の要素を使用して必要演算量を計算することを特徴とする。本発明の請求項13記載の動 画像符号化又は復号化処理システムは、前記請求項1乃至請求項11のいずれか1項に記 載の発明を前提として、連続する複数のフレームのうち前記所定フレームより前に復号化 処理されるフレームを前フレームとすると、動画像復号化処理を行う場合において、前記 必要演算量計算手段は、所定フレームの符号化データのビット数、前記所定フレームがフ レーム内符号化されたものであるか又はフレーム間符号化されたものであるかの種類、所 定フレーム若しくは前フレームの動きベクトルの大きさの平均値、所定フレーム若しくは 前フレームの動きベクトルの大きさの分散、所定フレーム若しくは前フレームの有効ブロ ック数、所定フレーム若しくは前フレームの有効係数の数、所定フレーム若しくは前フレ ームのビットレート、所定フレーム若しくは前フレームの符号量、所定フレーム若しくは 前フレームの量子化ステップサイズの平均値、量子化ステップサイズの平均値の差(所定 フレームと1つ前のフレームの量子化ステップサイズの差,もしくは1つ前のフレームの 量子化ステップサイズと2つ前のフレームの量子化ステップサイズの差)、前フレームの 復号化に実際に要した演算量、必要演算量計算手段により算出された前フレームの必要演 算量のうち一つ以上の要素を使用して必要演算量を計算することを特徴とする。

[0041]

前記複数の要素はそれぞれ符号化又は復号化処理において必要演算量に影響を与える要素である。本発明によれば、前記要素のうち一つ以上が必要演算量計算手段の要素として使用されて必要演算量が計算されるため、必要演算量計算手段により計算される必要演算量が現実に符号化又は復号化処理を行ったときの演算量により近い値となる。したがって、算出された必要演算量が現実の演算量よりも大き過ぎて低消費電力化が阻害される可能性が少なく、また、必要演算量が現実の演算量よりも小さくて符号化又は復号化処理が時間内に完了しないという破綻現象が上記破綻回避手段によらなくても発生しにくい。

[0042]

本発明の請求項14記載の動画像符号化又は復号化処理方法は、半導体基板にMOSトランジスタが集積されたプロセッサが連続する複数のフレームから構成される動画像をフレーム単位で順次符号化又は復号化し、前記プロセッサは動作周波数及び基板バイアス電圧が制御可能である動画像符号化又は復号化処理方法において、これから符号化又は復号化される任意の一のフレームを所定フレームとすると、所定フレームの符号化又は復号化に必要な必要演算量を計算する必要演算量計算ステップと、所定フレームの符号化処理又は復号化に必要な必要演算量を計算する必要演算量計算ステップと、所定フレームの符号化処理又は復号化処理可能な基板バイアス電圧及び動作周波数を決定する基板バイアス電圧・動作周波数決定ステップと、前記プロセッサが、前記基板バイアス電圧・動作周波数決定ステップと、前記プロセッサが、前記基板バイアス電圧・動作周波数決定ステップと、所定フレームの符号化又は復号化処理を行う動画像符号化又は復号化ステップとを備えることを特徴とする。

[0043]

この発明によれば、フレームごとに一定の基板バイアス電圧及び動作周波数でプロセッサを動作させながら、そのプロセッサにより符号化又は復号化処理が行われることとなり、サブスレッショルドリーク電流 I s t が抑制され、低消費電力化を図ることができる。

[0044]

本発明の請求項15記載の動画像符号化又は復号化処理方法は、半導体基板にMOSトランジスタが集積されたプロセッサが連続する複数のフレームから構成される動画像をフレーム単位で順次符号化又は復号化し、前記プロセッサは動作周波数、基板バイアス電圧及び動作電源電圧が制御可能である動画像符号化又は復号化処理方法において、これから

符号化又は復号化される任意の一のフレームを所定フレームとすると、所定フレームの符号化又は復号化に必要な必要演算量を計算する必要演算量計算ステップと、所定フレームの符号化処理又は復号化処理に予め割り当てられている時間内に前記必要演算量を符号化処理又は復号化処理可能な動作電源電圧、基板バイアス電圧、及び、動作周波数を決定する動作電源電圧・基板バイアス電圧・動作周波数決定ステップと、前記プロセッサが、前記動作電源電圧・基板バイアス電圧・動作周波数決定ステップにおいて決定された動作電源電圧、基板バイアス電圧及び動作周波数によりフレーム単位で一定に動作しながら、所定フレームの符号化又は復号化処理を行う動画像符号化又は復号化ステップとを備えることを特徴とする。

[0045]

この発明によれば、基板バイアス電圧VBBのみならず動作電源電圧VDDについても制御するため、サブスレッショルドリーク電流Istと充放電電流Icdとが適度に抑制され、より効果的な低消費電力化が実現される。

【発明の効果】

[0046]

以上説明したように、本発明の動画像符号化又は復号化システムと動画像符号化又は復号化処理方法によれば、これから符号化又は復号化する所定フレーム(未来に符号化又は復号化するフレーム)に対して、符号化又は復号化に要する必要演算量を予測する計算を行い、その所定フレームの処理に割り当てられた時間内は一定の動作周波数で制御することにより、フレーム単位に基板バイアス電圧・動作周波数、又は、動作電源電圧・基板バイアス電圧・動作周波数が動的に制御されるため、低消費電力を実現することができる。

[0047]

また、破綻回避手段を備えるため、必要演算量計算手段で算出された必要演算量が実際に必要な演算量よりも小さい場合に起きる破綻現象を回避することができ、符号化又は復号化処理された動画像が劣悪になるのを防止することができる。

【発明を実施するための最良の形態】

[0048]

以下、本発明の動画像符号化又は復号化処理システム及び動画像符号化又は復号化処理方法について。本発明の動画像符号化又は復号化システムは、後述するプロセッサ1が動画像符号化処理及び動画像復号化処理を行うものであり、動画像符号化を行う場合は動画像符号化処理システムとして機能し、動画像復号化を行う場合を動画像復号化処理システムとして機能する。たとえば、本発明の動画像符号化又は復号化処理システムとしては、フレーム単位若しくは時間単位で符号化又は復号化を行うものでも良く、また、復号化処理のみ又は符号化処理のみを行うものでも良い。以下、説明の便宜上、符号化を行う場合を動画像符号化システムとし、復号化を行う場合を動画像復号化システムとし、動画像符号化処理と動画像復号化処理に分けて詳述する。

[0049]

(第1の実施の形態)

本発明の第1の実施の形態の動画像符号化処理システムS1は、動作周波数と基板バイアス電圧と動作電源電圧の制御により、サブスレッショルドリーク電流と充放電電流とを適度に抑制し、低消費電力化を図るものである。本システムS1は、例えばマイクロコンピュータが内蔵された携帯電話やパーソナルコンピュータ等の情報端末機器であるコンピュータにより実現され、特に、そのコンピュータ内においてマルチメディア信号処理部などの一部として機能するシステムであり、連続する所定数のフレームから構成される動画像をフレーム単位で順次符号化を行うシステムである。

[0050]

図1は、本実施の形態の動画像符号化処理システムS1の動作を示した概略ブロック図である。動画像符号化処理システムS1は、動作電源電圧及び基板バイアス電圧VBB及び動作周波数がr段階(rは2以上の整数)に可変であり(すなわち、r段階の動作電源電圧及び基板バイアス電圧VBB及び動作周波数fで動作可能であり)且つプログラムに

より動作電源電圧及び基板バイアス電圧及び動作周波数を変更可能なプロセッサ1と、プロセッサ1の動作電源電圧及び基板バイアス電圧及び動作周波数を制御する動作電源電圧・基板バイアス電圧・動作周波数制御手段4と、所定のデータを記憶する記憶領域である局部復号フレームメモリ6と入力フレームメモリ7と要素メモリ8と処理済みマクロブロック数レジスタ10とを少なくとも備えるコンピュータ(特にコンピュータ内のマルチメディア信号処理部)である。

[0051]

プロセッサ1は、図15に示すようにトリプルウエル構造をとる半導体素子であり、MOSトランジスタごとに基板バイアス電圧が制御可能となっている。局部復号メモリ6および入力フレームメモリ7は半導体記憶素子であり、動作電源電圧・基板バイアス電圧・動作周波数制御手段4により、プロセッサ1と同様に動作電源電圧・基板バイアス電圧・動作周波数が制御される。

[0052]

動作電源電圧・基板バイアス電圧・動作周波数制御手段 4 は、DC-DCコンバータなどを備えた動作電源電圧制御手段、n-チャネルMOSトランジスタの基板バイアス電圧を制御するための基板バイアス電圧 V b n 制御手段、p-チャネルMOSトランジスタの基板バイアス電圧を制御するための基板バイアス電圧 V b p 制御手段、PLLなどを備えた動作周波数制御手段からなる。ただし、動作電源電圧・基板バイアス電圧・動作周波数制御手段4の各要素は動画像符号化処理するシステムS1の外に存在し、動画像符号化処理システムS1の外から動作電源電圧または基板バイアス電圧または動作周波数を制御してもよい。プロセッサ1、各メモリ 6, 7、動作電源電圧・基板バイアス電圧・動作周波数制御手段 4 は互いに配線を介して接続されている。

[0053]

プロセッサ1は、プロセッサ1上で動作する手段として、必要演算量計算手段2と、動 作電源電圧・基板バイアス電圧・動作周波数計算手段3と、動画像符号化手段5と、二つ の破綻回避手段9、11を備える。二つの破綻回避手段9,11は、必要演算量計算手段 2で算出された必要演算量が、符号化手段5による符号化処理に実際に必要な演算量より も小さい値を算出した場合に起きる破綻現象を回避するための手段であり、必要演算量計 算手段2の一部として機能する第1の破綻回避手段11と、第2の破綻回避手段としての 無効ブロック化手段9である。なお、符号101は入力画像データ、符号102は動作電 源電圧及び基板バイアス電圧及び動作周波数指示、符号103は前フレームの局部復号デ ータ、符号105は動作電源電圧・基板バイアス電圧・動作周波数供給、符号106はフ レームの符号化データ、符号107は前フレームの量子化ステップサイズの平均値の情報 、符号108は各フレームについてフレーム内符号化であるかフレーム間符号化であるか の種類、符号109は動画像の符号化ビットレートの情報、符号110は前フレームのア クティビティ量、符号111は前フレームのマクロブロックマッチング回数、符号112 は前フレームの有効ブロック数、符号113は前フレームの有効係数の数、符号114は 前フレームの量子化ステップサイズの平均値とその一つ前のフレームの量子化ステップサ イズの平均値の差、符号115は前フレームの符合化に実際に要した処理量、符号116 は必要演算量計算手段2により算出された前フレームの必要演算量、符号117は符号化 処理が完了したマクロブロックの数である処理マクロブロック数である。要素メモリ8は 、後述する必要演算量計算手段2において使用される複数の要素のうち一部の要素(フレ ーム内符号化であるかフレーム間符号化であるかの種類108や、符号化ビットレート1 09や、フレームのアクティビティの量110や、必要演算量計算手段2により算出され た必要演算量116)が記憶される記憶領域である。処理済マクロブロック数レジスタ1 0は、符号化処理済みのマクロブロック数117の情報を一時的に蓄積するレジスタであ る。動画像符号化手段5には符号化方式としてMPEG-4が使用されるが、H. 26X やMPEG-1、MPEG-2などの他の符号化方式が使用されていても良い。

[0054]

次に、図1に従って本実施の形態の動画像符号化処理システムS1の動作を説明する。

動画像符号化処理システムS1は、動画像符号化処理プログラムPrg1によりコンピュータ(特にコンピュータ内のマルチメディア信号処理部)を下記の所定の手段として機能させることにより実現される。以下、順次符号化されるフレームのうちこれから符号化される任意の一のフレームを所定フレーム(すなわち、あるフレームが符号化された時点を基準とすると次に符号化されるフレームであり、換言すると、その時点において未だに符号化処理されておらず未来に符号化処理が行われる予定であるフレーム)、所定フレームより前に符号化された一のフレーム(過去に符号化されたフレーム)を前フレームとし、所定フレームを符号化する処理について説明するが、いずれのフレームについても同様の処理が行われる。

[0055]

[0056]

(ステップ1)入力された入力画像データは、フレームの同期をとるため、フレームを一時的に記憶する記憶領域である入力フレームメモリ7に一旦格納される。

[0057]

(ステップ2:必要演算量計算ステップ)必要演算量計算手段2は、入力フレームメモ リ7にアクセスして所定フレームの入力画像データ101を取得し、所定フレームの符号 化処理に必要な必要演算量Kpを計算する。必要演算量Kpの計算方法は様々な方法が考え られるが、たとえば、所定フレームの符号化処理の演算量に影響を与える要素を一つ以上 使用して計算することが望ましい。要素としては、例えば、動画像符号化処理において、 処理内容が動き補償である場合は、動きの激しい映像では演算量が多く、一方、動きの少 ない映像では演算量が少ないことに注目して、所定フレームと前フレームとの動き量とし て差分絶対値和で計算される歪み値や、また、各々のフレームのアクティビティ量として 隣接画素差分絶対値和で計算される値や、マクロブロックマッチング回数や、有効ブロッ ク数や、有効係数の数や、符号化ビットレートや、発生ビット数や、前フレームの符号化 に実際に要した演算量や、必要演算量計算手段2により算出された前フレームの必要演算 量が挙げられる。ここで、各要素それぞれについて、一つの要素の値のみ変化し、他の要 素の値が変化しないと仮定したときに、その一つの要素の値が大きい場合は小さい場合に 比較して必要演算量が相対的に大きくなるようにし、その一つの要素の値が小さい場合は 大きい場合と比較して必要演算量が相対的に小さくなるようにする。また、所定フレーム がフレーム内符号化である場合はフレーム間符号化である場合と比較して必要演算量Kp が相対的に小さく、フレーム間符号化である場合はフレーム内符号化である場合と比較し て必要演算量Kpが相対的に大きくなるようにする。すなわち、これらの複数の要素は所 定フレームの符号化処理のために必要な必要演算量に影響を与える要素であるため、必要 演算量計算手段2が、これらの要素に応じて必要演算量Kp(サイクル)を増減するよう に計算を行うことにより、必要演算量計算手段2により計算される必要演算量Kpが現実 に符号化処理を行ったときの演算量により近い値となる。

[0058]

たとえば、本実施の形態では、関数Gを使用して計算し、入力フレームメモリ7に記憶されている所定フレームの入力画像データ101と、局部復号フレームメモリ6に蓄積されている復号化された前フレームの局部復号データ103とを比較して、入力画像の動きの大きさの予測(計算)を行う。この前フレームの局部復号データ103は、所定フレームよりも前に符号化が行われる前フレームの符号化処理において、前フレームを符号化して形成した前フレームの符号化データ106を、ローカルデコーダで復号化することにより形成され、局部復号フレームメモリ6に記憶されている。動きの大きさの予測(計算)の一例として、例えば差分絶対値和を用いる。以下に、差分絶対値和 Σ と必要演算量Kpの求め方を説明する。なお、前フレームの画像データとしては、符号化後にローカルデコーダにより復号化された局部復号データ106を使用しても良いが、入力された前フレームの入力画像データをそのまま使用しても良い。

[0059]

入力フレームメモリ7に蓄積された所定フレームの入力画像データ101をX(i,j)(iは画像の水平方向の座標、jは垂直方向の座標)、後述する局部復号フレームメモリ6に蓄積された前フレームの局部復号データ103をY(i,j)(iは画像の水平方向の座標、jは垂直方向の座標)とすると、所定フレームと前フレームとの動き量は、差分絶対値和 $Z=\Sigma\mid X(i,j)-Y(i,j)\mid$ をすべての(またはサンプルした)画素に対して計算する。この差分絶対値和の値をZとする。一方、フレームのアクティビティ量においては、X(i,j)において隣接画素差分絶対値和W、つまり、水平方向W h = $\Sigma\mid X(i,j)-X(i-1,j)\mid$ 、垂直方向W v = $\Sigma\mid X(i,j)-X(i,j-1)\mid$ を計算することにより求められ、全ての(又はサンプルした)入力画像に対して計算する。この隣接画素差分絶対値和の値(すなわち各フレームのアクティビティ量)をWとする。

[0060]

Kp=G (Z, Wa, Wb, Qprev, M, B, C, S, BR, Δ Qprev, D) · · · (数式1)

で計算される。ただし、GはZ, Wa, Wb, Qprev, M, B, C, S, BR, Δ Qprev, Dのうち、一以上の要素から導き出される関数である。その一例としては、

 $Kp=j+\alpha$ M+ β B+ γ C+ δ Z+ ϵ Δ Qprev・・・(数式 2) が挙げられるが、これに限られるわけではない。また、必要演算量 Kpの計算に使用される要素として、所定フレームがフレーム内符号化であるかフレーム間符号化であるかの種類 I が使用される。所定フレームがフレーム内符号化である場合の必要演算量 Kpは小さい値と、フレーム間符号化である場合の必要演算量 Kpは大きい値となる。すなわち、必要演算量計算手段 2 は、差分絶対値和 Zを使用するときは差分絶対値和 Z= Σ | Xij-Yij | を計算した後に、必要演算量 Kp=G(Z,Wa,Wb,Qprev,M,B,C,S,BR, Δ Qprev,D)を計算する。

[0061]

以下、上記関数 G について説明する。上記関数 G を簡単に説明するため省略して K p=G (Z) と記載する。所定フレームの動き量が Z a であり、前フレームの動き量が Z b であるとき、所定フレームの必要演算量 Kpb=G (Z b) となり、Z a > Z b なら K a > K b となるように、Z a < Z b なら K p a < K p b となるように、必要演算量 Kp (Y + Y +

[0062]

また、破綻現象を生じにくくするため、必要演算量計算手段 2 は第 1 の破綻回避手段 1 1 を備えることが好ましい。第 1 の破綻回避手段 1 1 は、必要演算量計算手段 2 に含まれる第 1 の破綻回避手段 1 1 が必要演算量 K p を所定値だけ増加させ、算出された必要演算量 K p に余裕を持たせる処理を行う。具体的には、必要演算量 K p を m 倍(m は 1 以上の実数)する。たとえば m = 1.1 とすると、算出した必要演算量 K p に対し、10%の余裕を持たせることができる。また、必要演算量 K p に実数 n (n は 0 以上の実数)を加算しても良く、算出された必要演算量の値に関わらず一定の値で余裕を持たせることができる。上述の例を用いると、最終的に算出される必要演算量 K p は、

 $Kp = G(Z) \times m \cdot \cdot \cdot (数式3)$

 $Kp=G(Z)+n\cdot\cdot\cdot($ 数式4)

により求められる。2式を組み合わせて、

 $Kp=G(Z) \times m+n \cdot \cdot \cdot ($ 数式5)

としてもよい。それでも算出された必要演算量Kpが現実の所定フレームの必要演算量Kmより小さければ、後述する第2の破綻回避手段である無効ブロック化手段9において処理を行うことにより破綻現象を回避する。

[0063]

なお、動画像の符号化ビットレート 109や、所定フレーム及び前フレームについてフレーム内符号化であるかフレーム間符号化であるかの種類 108や、前フレームのアクティビティの量 110や、必要演算量計算手段により算出された前フレームの必要演算量 16 は要素が記憶される記憶領域である要素メモリ8に予め記憶されており、必要演算量 Kpの計算時に必要演算量計算手段 2 に読み込まれて使用される。前フレームの量子化ステップサイズの平均値 107、前フレームのマクロブロックマッチング回数 111、前フレームの有効ブロック数 112、前フレームの有効係数の数 113、前フレームの量子化ステップサイズの平均値とその一つ前のフレームの量子化ステップサイズの平均値とのを 114、及び前フレームの符号化に実際に要した処理量 115 は前フレームの符号化処理が行われたときに動画像符号化手段 1140 から必要演算量計算手段 1140 においては、これらの要素のうち一つの要素のみを使用しても良いし、複数の要素を組み合わせて使用しても良い。

[0064]

(ステップ3:動作電源電圧・基板バイアス電圧・動作周波数決定ステップ)動作電源 電圧・基板バイアス電圧・動作周波数決定手段3は、必要演算量Kpの値をもとに、所定 フレームの処理に対する動作周波数Fe(サイクル/秒)を予測する計算を行う。すなわ ち、符号化方式により処理時間が規定されている最小単位は1フレームであり、所定フレ ームの符号化処理に割り当てられた時間をTe(秒)とすると、所定フレームに必要とさ れる動作周波数Fe(サイクル/秒)、すなわち時間Te(秒)内に前記必要演算量Kp を符号化処理可能な動作周波数Te(サイクル/秒)はFe=Kp/Teで表されること から、動作電源電圧・基板バイアス電圧・動作周波数決定手段3は動作周波数Fe=Kp /Teを計算する。ただし、所定フレームの符号化処理に割り当てられた時間Teは、1 フレームの処理の制限時間Tfから、所定フレームに対する演算量を予測する時間Tp及 びプロセッサの動作周波数・動作電源電圧・基板バイアス電圧を変更する時間Tsを引い た時間である。図4に示すように、プロセッサ1および(又は)局部復号メモリ6等を含 めた周辺装置がサポートする動作電源電圧・基板バイアス電圧・動作周波数がr段階(r は2以上の整数)で変更可能な場合、動作電源電圧・基板バイアス電圧・動作周波数決定 手段3は、F(n) > Ffであり、且つF(n-1) < Ffとなる動作周波数F(n)を 所定フレームの符号化処理を行う動作周波数として選択する計算を行い、その動作周波数 F(n)に適する動作電源電圧VDD(n)及び基板バイアス電圧VBB(n)を選択す る計算を行い、プロセッサ1および(又は)局部復号メモリ6等を含めた周辺装置をその 動作周波数F(n)と動作電源電圧VDD(n)と基板バイアス電圧VBB(n)で動作 させるように、動作電源電圧・基板バイアス電圧・動作周波数を動作電源電圧・基板バイ

アス電圧・動作周波数制御手段4に指示する(符号102)。なお、nは1以上r以下の整数である。

[0065]

図4の動作周波数・動作電源電圧・基板バイアス電圧の関係は、動作電源電圧・基板バイアス電圧・動作周波数決定手段3において、各動作周波数に対し、プロセッサ1、又は、プロセッサ1及び局部復号メモリ6等を含めた周辺装置で消費される電流が所定値以下となるように動作電源電圧・基板バイアス電圧の組合せがあらかじめ設定されている。たとえば、サブスレッショルドリーク電流Istと充放電電流Icdとの関係から、消費電力Pが最小となる動作電源電圧VDDと基板バイアス電圧VBBを実験や計算等により求め、この動作電源電圧VDDと基板バイアス電圧VBBの組み合わせとすることが望ましい。ここで、電流の最小化を図る際、各電流要素を1つ以上用いて合計した電流を計算に用いる。なお、動作電源電圧・基板バイアス電圧・動作周波数決定手段3に内蔵するハードウエアおよび(又は)プログラムで、動作電源電圧・基板バイアス電圧・動作周波数に応じた動作電源電圧に対し、自動的に基板バイアス電圧が計算されてもよい。また、動作電源電圧・基板バイアス電圧・動作周波数に対し、動作電源電圧と基板バイアス電圧が計算されてもよい。

[0066]

(ステップ4)動作電源電圧・基板バイアス電圧・動作周波数制御手段 4 は、動作電源電圧・基板バイアス電圧・動作周波数決定手段 3 から指示を受けた動作電源電圧 V D D (n)及び基板バイアス電圧 V B B (n)及び動作周波数 F (n)の値をプロセッサ 1 および (又は)局部復号メモリ 6 等を含めた周辺装置に供給し(符号 1 0 5)、その動作電源電圧 V D D (n)及び基板バイアス電圧 V B B (n)及び動作周波数 F (n)でプロセッサ 1 および (又は)局部復号メモリ 6 等を含めた周辺装置は、一定の動作電源電圧 V D D (n)及び基板バイアス電圧 V B B (n)及び動作周波数 F (n)で動作することになる。具体的には、動作電源電圧 V B B (n)及び動作周波数制御手段 4 に内蔵する動作電源電圧制御手段により動作電源電圧 V D D (n)でプロセッサ 1 を一定に動作させる制御を行い、基板バイアス電圧 V b n 制御手段によりn 一チャネル V O S トランジスタに対する基板バイアス電圧 V b D 制御手段によりD によりD 一元に動作させる制御を行い、基板バイアス電圧 V b D を一定に動作させる制御を行い、基板バイアス電圧 V b D を一定に動作させる制御を行い、動作周波数制御手段により動作周波数 F (D でプロセッサ D を一定に動作させる制御を行い、動作周波数制御手段により動作周波数 F (D でプロセッサ D を一定に動作させる制御を行う。

[0067]

基板バイアス電圧制御は、基板バイアス電圧VBB(n)に対し、n-fャネルMOSトランジスタに対し適切な基板バイアス電圧Vbn(n)を印加し、p-fャネルMOSトランジスタに対し適切な基板バイアス電圧Vbp(n)を印加することにより行う。具体的には、n-fャネルMOSトランジスタに対する基板バイアス電圧Vbn(n)とグランド電位Vssとの電位差をVbbn(n)とし、p-fャネルMOSトランジスタに対する基板バイアス電圧Vbp(n)と動作電源電圧VDD(n)との電位差をVbbp(n)とする。すなわち、

 $Vbn(n) = Vbbn(n) + Vss \cdot \cdot \cdot ($ 数式 6)

 $Vbp(n) = Vbbp(n) + VDD(n) \cdot \cdot \cdot (数式7)$

の関係が成り立つ。電圧V b b n (n) とV b b p (n) と動作電源電圧V (n) は独立に設定できる。ただし、V b b n (n) は、n-f ャネルM O S h ランジスタのドレインーソース間 p n 接合に印加された電圧であり、この電圧が拡散電位V ϕ を超えないようにし、V b b p (n) は、p-f ャネルh ランジスタのドレインーソース間 p n 接合に印加された電圧であり、この電圧が拡散電位V ϕ を下回らないようにする。拡散電位V ϕ は通常 0. 6 V である。

[0068]

(ステップ5:動画像符号化ステップ) 動画像符号化手段5は、動画像符号化処理プロ 出証特2005-3003295 グラムPrg1によりコンピュータのプロセッサ1上で実現される手段であり、プロセッ サ1を使用して入力フレームメモリ7に格納された入力画像データを動画像符号化を行う 単位でアクセスし、符号化処理を行う手段である。すなわち、動画像符号化手段5は、入 カフレームメモリ7から所定フレームの入力画像データ101を取得し、符号化して符号 化データ106を生成する。ステップ4において、プロセッサ1および(又は)局部復号 メモリ6等を含めた周辺装置は動作電源電圧・基板バイアス電圧・動作周波数制御手段4 から供給された一定の動作電源電圧VDD(n)及び基板バイアス電圧VBB(n)及び 動作周波数F(n)で動作している状態となっているため、ステップ5では、動作電源電 圧・基板バイアス電圧・動作周波数制御手段4がその動作周波数F(n)及び動作電源電 圧VDD(n)及び基板バイアス電圧VBB(n)でプロセッサ1および(又は)局部復 号メモリ6等を含めた周辺装置を一定に動作させながら、そのプロセッサ1を使用して符 号化を行う動画像符号化手段5が所定フレームの符号化を行うこととなる。たとえば動き の激しい画像(所定フレームの入力画像データ101)に対してはプロセッサ1および(又は)局部復号メモリ6等を含めた周辺装置を高い周波数で一定に動作させ、動きの少な い画像に対しては低い周波数で一定に動作させることにより低消費電力化を図ることが可 能になる。さらに、動画像符号化手段5は、符号化データ106を復号する機能を有する ローカルデコーダを備えており、所定フレームの符号化データ106はローカルデコーダ により復号されて局部復号フレームメモリ6に局部復号データ103として蓄積される。 この所定フレームの局部復号データ103は所定フレームの次に符号化されるフレームに ついて必要演算量Kpを計算する際に使用される。所定フレームの符号化データ106は 伝送路を通じて送信されたり、蓄積メディアに蓄積されたりする。

[0069]

さらに、符号化処理システムS1は、破綻回避手段を備えることが好ましい。必要演算 量計算手段2で算出された必要演算量Kpが現実の所定フレームの必要演算量よりも小さ い場合に生ずる、所定フレームの処理に割り当てられた時間内に処理が完了できないとい う破綻現象の問題を解決するために、符号化処理システムS1は必要演算量計算手段2で 算出された必要演算量が実際に必要な演算量よりも小さいか否かを判断し、小さいと判断 した場合には破綻現象を回避する処理を行う第2の破綻回避手段を備える。本実施の形態 では、第2の破綻回避手段として無効ブロック化手段9を備える。無効ブロック化手段9 は、ステップ5において動画像符号化手段5が所定フレームの入力画像データ101の符 号化処理ルーチンを実行している際に、所定のタイミングで符号化処理ルーチンに割り込 みを行い、処理時間内で一時中断し、所定フレームの符号化処理が終了しているか終了し ていないかを判定し、符号化がなされていないマクロブロックがある場合は、前記必要演 算量計算手段で算出された必要演算量が実際に必要な演算量よりも小さいと判断し、当該 マクロブロックに対して無効ブロック化処理を行う。ここでは、無効ブロック化手段9に おいて、少なくとも破綻現象が起きない時点で割り込みを行った際に符号化処理が完了し ていなければ、残りの処理を大幅に削減できる処理に変更するなどの無効ブロック化処理 を行うことにより、時間内に符号化処理が完了できないという破綻現象を回避できるよう にしている。

[0070]

以下に、無効ブロック化手段 9 について具体的に説明する。図 3 は割り込みを行う際の時間と演算残量の関係を示している。動作周波数 F で動作する所定フレームの処理に割り当てられた時間 T f内で、1 フレームのマクロブロック数を MB とし、1 つのマクロブロックを無効マクロブロックとして処理する際に必要な演算量を K sとする。ただし、無効マクロブロックとして処理する際に必要な演算量 K s M s M c

ら符号化処理が終了したマクロブロックの数MBi(符号117)の読み出しを行って、MBi=MBであるか、MBi<MBであるかを判断し、符号化処理が完了しているかを判定する。MBi=MBであれば、所定フレームの符号化処理が完了しているので、そのまま割り込みルーチンを終了して符号化処理ルーチンに戻る。MBi<MBであれば、所定フレームの符号化処理が終了していないので、必要演算量計算手段2で算出された必要演算量が実際に必要な演算量よりも小さいと判断し、符号化未処理のマクロブロック総でを無効ブロックとして処理し、符号化処理ルーチンに戻る。時間Tiのタイミングで割り込みを行う時点で、少なくとも全てのマクロブロックを無効ブロックとして処理する演算量は確保されているため、必ず破綻現象を回避することができる。

[0071]

なお、無効ブロック化処理に換えて、後述するようにプロセッサ1の動作周波数を上げ、その動作周波数に適する基板バイアス電圧及び動作電源電圧とすることより、破綻現象を回避しても良い。この場合は、所定フレームの符号化処理に予め割り当てられている時間内に、符号化未処理のマクロブロック総てを符号化できる程度の時間を残したタイミングで割り込みを行う。

[0072]

(証明1)

以下に、プロセッサの動作周波数を複数回変更しながら一のフレームを符号化する従来 技術と比較して、本願発明がよりサブスレッショルドリーク電流による消費電力を低減で きることを証明する。たとえば、プロセッサ1の基板バイアス電圧及び動作周波数は図4 に示すようにP段階に可変とし、任意の一のフレームの必要演算量をKtとし、そのフレ ームの処理に割り当てられる時間をTtとする。図5(a)に示すように、動作周波数を Ftと設定し、プロセッサ1を動作周波数Ftで動作させるときの基板バイアス電圧をVb とし、基板バイアス電圧Vbに適するしきい値電圧をVtとし、時間Ttで必要演算量Kt の処理が終了する場合をCase 1 とし、図 5 (b) に示すように、初期値の動作周波数を h *Ftと設定し、プロセッサを動作周波数h*Ftで動作させるときの基板バイアス電圧を Vb1とし、基板バイアス電圧Vb1に適するしきい値電圧をVt1とし、時間T1が経 過した時点でプロセッサの動作周波数をh*Ft/2に変更し、プロセッサ1を動作周波 数h*Ft/2で動作させるときの基板バイアス電圧をVb2とし、基板バイアス電圧V b2に適するしきい値電圧をVt2とし、時間T1+T2で必要演算量Ktの処理が終了 する場合をCase 2 とし、各Case1, Case2について前記任意の一のフレームを符号化する場 合を考えてみる。ただし、しきい値電圧についてVt1>Vt2であり、サブスレ ッショルドリーク電流による消費電力は、

 $Pst = VDD \times I_0 \times I_0 \times I_0$ (-Vt/S) · · · (数式8)

Io:定数、VDD:動作電源電圧、Vgs:ゲートーソース間電圧、

Vt:しきい値電圧、S:サブスレッショルドswing

と表される。これを用いてCase 1 のサブスレッショルドリーク電流による消費電力 P s t 1 とCase 2 のサブスレッショルドリーク電流による消費電力 P s t 2 を計算すると、

 $Pst1=VDD\times I_0\times 10^{\circ}(-Vt/S)\times Tt\cdot\cdot\cdot$ (数式9)

Pst2=VDD×I $_0$ ×10^(-Vt1/S)×T1+I $_0$ ×10^(-Vt2/S)×T2・・・(数式10)

Pst1:Pst2=10^(-Vt/S)×Tt:(10^(-Vt1/S)×T1 +10^(-Vt1/S)×T2)···(数式11)

となる。ここで、たとえばh=1. 5、 $Ta=1/3 \times Tt$ 、 $Tb=2/3 \times Tt$ 、Vt $1=3 \times S$, Vt 2=S, $Vt=2 \times S$ とすると、

Pst1:Pst2= 10^{-2} : $(10^{-3}/3+10^{-1}\times2/3)$ $= 0.01:0.07\cdot\cdot\cdot$ (数式12)

となり、Pst1 < Pst2となる。すなわち、決められた演算量を一定時間で処理する場合、同一演算量Ktにもかかわらず、Case1の場合のように、その時間内で処理が終了

可能な最小の動作周波数により、その処理時間を通してプロセッサの基板バイアス電圧を一定に動作させるほうが、従来のように処理時間中に動作周波数を変更するCase 2 の場合よりも低消費電力であることがわかる。したがって、一定の基板バイアス電圧及び動作周波数でプロセッサ 1 を動作させながら一のフレームの符号化処理を行う本発明によれば、ブロックごとに基板バイアス電圧及び動作周波数が決定されるため一のフレームの符号化中に何度も動作周波数が変更される従来技術と比較して、低消費電力化が図られることがわかる。

[0073]

(証明2)

以下に、プロセッサの動作電源電圧及び動作周波数を複数回変更しながら一のフレームを符号化する従来技術と比較して、本願発明がより低消費電力化を図ることができることを証明する。たとえば、ある特定の時間Ttにある特定の演算量Ktを行う場合、その特定の時間の間は、同一周波数で制御を行い、周波数Ftを

Ft=Kt/Tt···(数式13)

に設定すると低消費電力を実現できる。たとえば、プロセッサ1の動作電源電圧及び動作周波数は図4に示すようにP段階に可変とし、任意の一のフレームの必要演算量をKtとし、そのフレームの処理に割り当てられる時間をTtとする。図6 (a)に示すように、動作周波数をFtと設定し、プロセッサ1を動作周波数Ftで動作させるときの動作電源電圧をVDDとし、時間Ttで必要演算量Ktの処理が終了する場合(すなわち、動作周波数が一定の場合)をCase1とし、図6 (b)に示すように、初期値の動作周波数をh*Ftと設定し、プロセッサを動作周波数h*Ftで動作させるときの動作電源電圧をV1とし、時間T1が経過した時点でプロセッサの動作周波数をh*Ft/2に変更し、プロセッサ1を動作周波数h*Ft/2で動作させるときの動作電源電圧をV2とし、時間T1+T2で必要演算量Ktの処理が終了する場合(すなわち、動作周波数の切り替えが1回行われる場合)をCase2とし、各Case1, Case2について前記任意の一のフレームを符号化する場合を考えてみる。どちらも同一の演算量、すなわちKt(サイクル)となる。一方、消費電力は、

 $P = \alpha \times C \times f \times V D D^2 \times t \cdot \cdot \cdot \cdot ($ 数式 1 4)

α:係数、C:プロセッサのトランジスタ数

f:動作周波数、VDD:動作電源電圧、t:動作時間

で表される。これを用いてCase 1 の消費電力 P a とCase 2 の消費電力 P b を計算すると

 $Pa = \alpha \times C \times Ft \times V^2 \times Tt \cdot \cdot \cdot \cdot ($ 数式 1 5)

Pb= $\alpha \times C \times (h \times Ft) \times V1^2 \times T1 + \alpha \times C \times (h \times Ft/2) \times V2^2 \times T2$ · · (数式16)

となり、

Pa: $Pb = V^2 \times Tt$: $(h \times V1^2 \times T1 + (h/2) \times V2^2 \times T2) \cdot \cdot \cdot$ (数式 17)

となる。ここでたとえばh=1.5、T1=1/3×Tt、Tb=2/3×Tt、V=1, V1=1.5, V2=0.75とすると、

Pa: Pb=1²: (1.5×1.5²/3+(1.5/2)×0.75²×(2/3) ÷1:1.41···(数式18)

となり、Pa<Pbとなる。すなわち、決められた演算量を一定時間で処理する場合、同一演算量Ktにもかかわらず、Case1の場合のように、その時間内で処理が終了可能な最小の動作周波数により、その処理時間を通してプロセッサを一定に動作させるほうが、従来のように処理時間中に動作周波数を変更するCase2場合よりも低消費電力であることがわかる。したがって、一定の動作電源電圧及び動作周波数でプロセッサ1を動作させながら一のフレームの符号化処理を行う本発明によれば、ブロックごとに動作電源電圧及び動作周波数が決定されるため一のフレームの符号化中に何度も動作電源電圧及び動作周波数が変更される従来技術と比較して、低消費電力化が図られることがわかる。

[0074]

(第2の実施の形態)

図7は、第2の実施の形態の動画像符号化処理システムS2の動作を示した概略ブロック図である。本実施の形態の動画像符号化処理システムS1において、第2の破綻回避手段として、無効ブロック化手段9と処理済マクロブロック数レジスタ10に替えて演算残量判断手段29を少なくとも備える。図8はその動画像符号化処理プログラムPrg2の概略フローチャートを示す図である。プログラムPrg2は、コンピュータを各手段を備える動画像符号化処理システムS2として機能させるプログラムである。動画像符号化処理システムS2は、前記動画像符号化処理システムS1とは異なり、プロセッサ1および(又は)局部復号メモリ6等を含めた周辺装置を動作させている動作周波数及び動作電源電圧及び基板バイアス電圧の変更する動的動作電源電圧・基板バイアス電圧・動作周波数制御を行うことで、上述の問題を解決するというものである。以下、動的動作電源電圧・基板バイアス電圧・動作周波数制御について詳述する。

[0075]

所定フレームの処理に対する動作周波数及び動作電源電圧及び基板バイアス電圧は、必要演算量計算手段2により算出された値をもとに動作電源電圧・基板バイアス電圧・動作周波数決定手段3により算出される。しかし、算出された必要演算量Kpの値が実際に所定フレームの処理に必要な必要演算量Kmよりも小さい場合、必要演算量Kpの値をもとに算出された動作周波数もまた、実際に所定フレームの処理に必要な動作周波数より小さい値となる。

[0076]

そこで、動画像符号化処理システムS2では、前記動画像符号化処理システムS1と同 様に動画像符号化手段5にN回の割り込み処理を等間隔に設けて符号化処理を一時中断し 、その割り込みの時点において、演算残量判断手段29が、必要演算量計算手段2で算出 された所定フレームの必要演算量の残量である演算残量 Kiと、動画像符号化手段 5によ る所定のフレームの符号化処理において実際に必要な演算量の残りの演算量とを比較する 。すなわち、i回目の割り込み処理では、演算残量判断手段29は、所定フレームの処理 に割り当てられている残りの時間Tiとプロセッサ1の動作周波数Fを測定し、演算残量 Kiを数式Ki=Ti×Fで計算する。また、演算残量判断手段29は、1回目から(i -1) 回目までの割り込み処理時刻T1, T2, ···, T(i-1)、および、各割り 込み時刻でのプロセッサの動作周波数F1,F2,·・・,F(i-1)を保持し、これ らの値をもとに所定フレームの処理開始時刻からi回目の割り込み処理発生時刻までに、 所定フレームの処理に費やされた演算量Kpmを数式 $Kpm=\Sigma$ $\{Fj \times (T(j+1))\}$ -Tj) を用いて計算する。ただし、F0は所定フレームの処理開始時に設定されてい たプロセッサの動作周波数、j=0, 1, \cdot · · · , (i-1) である。つぎに、演算残量 判断手段29は、Ki≥Kpm× (MB-MBi)/MBiであるかKi<Kpm× (M B-MBi)/MBiであるかを判断する。計算された演算残量Kiおよび所定フレーム の処理に費やされた演算量Kpmが数式Ki≥Kpm×(MB-MBi)/MBiを満た すとき、割り込み処理を終了し、符号化処理ルーチンに戻る。動画像符号化手段5は、(i+1)回目の割り込み処理発生時刻まで、所定フレームの処理を継続する。演算残量判 断手段29は、計算された演算残量Kiおよび所定フレームの処理に費やされた演算量K pmが数式Ki<Kpm×(MB-MBi)/MBiを満たすとき、必要演算量計算手段 2で算出された必要演算量が実際に必要な演算量よりも小さいと判断し、動作電源電圧・ 基板バイアス電圧・動作周波数制御手段4に対し図4に示すプロセッサ1および(又は) 局部復号メモリ6等を含んだ周辺装置がサポートする動作周波数を一段階上げ、動作周波 数に応じた動作電源電圧及び基板バイアス電圧でプロセッサ1および(又は)局部復号メ モリ6等を含んだ周辺装置を動作させるように指示をする(符号104)。ここで、動作 周波数を二段階以上上げるように指示しても良い。なお、MBは所定フレームに含まれる マクロブロックの総数、MBiはi回目の割り込み処理発生時刻における所定フレームの 符号化処理済みマクロブロック数を表す。以上の処理を設けることにより、所定フレームの処理の途中でプロセッサの動作周波数を上げることができるため、所定フレームの処理開始時にプロセッサに設定された動作周波数が、所定フレームの処理に必要な演算量を実現するために必要な動作周波数より小さく設定されたとしても、破綻現象を生ずることなく所定フレームの処理を終了することができるようになる。なお、動画像符号化手段 5 への割り込み時刻は等間隔のN回に限らず、任意の間隔のN回で行ってもよい。また、数式 $Ki \ge Kpm \times (MB-MBi) / MBi$ のかわりに、 $Ki \ge Kpm \times (BL-BLi) / BLi$ および $Ki \ge Kpm \times (BL-BLi) / BLi$ および $Ki \ge Kpm \times (BL-BLi) / BLi$ を用いてもよい。ここでKi といった含まれるブロックの総数、Ki とはKi 回目の割り込み処理発生時刻における所定フレームの処理済みブロック数を表す。

[0077]

(第3の実施の形態)

本発明の第3の実施の形態の動画像復号化処理システムS3は、符号化された動画像を 復号化するシステムである。図9は動画像復号化処理システムS3の動作を示した概略ブ ロック図である。本実施の形態の動画像復号化処理システムS3は、動作電源電圧及び基 板バイアス電圧及び動作周波数がr段階(rは2以上の整数)に用意され且つプログラム により動作電源電圧及び基板バイアス電圧及び動作周波数を変更可能なプロセッサ1と、 前記プロセッサ1の動作電源電圧及び基板バイアス電圧及び動作周波数を制御する動作電 源電圧・基板バイアス電圧・動作周波数制御手段4と、前フレームの復号化データを記憶 する局部復号フレームメモリ36と、プロセッサ1上で動作する演算残量判断手段39と を備える。また、局部復号メモリ36は動作電源電圧・基板バイアス電圧・動作周波数制 御手段4により、プロセッサ1と同様に動作電源電圧・基板バイアス電圧・動作周波数が 制御されてもよい。プロセッサ1は、プロセッサ1上で動作する必要演算量計算手段32 と、プロセッサ1上で動作する動作電源電圧・基板バイアス電圧・動作周波数決定手段3 と、プロセッサ1上で動作する動画像復号化手段35とを備える。符号301は入力符号 化データ、符号102は動作電源電圧・基板バイアス電圧・動作周波数指示、符号105 は動作電源電圧・基板バイアス電圧・動作周波数供給、符号306は復号化データであり 、第1の実施の形態と同一符号は同一機能又はそれ相当の機能を有する部分である。符号 化ではなく復号化を行う点及び下記以外の点は第2の実施の形態と同様である。

[0078]

図9に従って、動画像復号化処理システムS3の動作を説明する。以下、順次復号化されるフレームのうちこれから復号化される任意の一のフレーム(すなわち、あるフレームが復号化された時点を基準とすると次に復号化されるフレームであり、換言すると、その時点において未だに復号化処理されておらず未来に復号化処理が行われる予定であるフレーム)を所定フレーム、所定フレームより前に復号化された一のフレーム(過去に復号化されたフレーム)を前フレームとし、所定フレームを復号化する処理について説明するが、いずれのフレームについても同様の処理が行われる。コンピュータを動画像復号化処理システムS3として機能させる動画像復号化処理プログラムPrg3は、前記動画像符号化処理プログラムPrg1とほぼ同様であるが、ステップ5において、所定フレームの符号化データを復号化させる動画像復号化処理システムS3に入力されてきた入力符号化データ301は、必要演算量計算手段32に入力される。必要演算量計算手段32は符号化データ301の一フレーム分(すなわち、所定フレームの符号化データ301)の発生情報量(ビット数)FBを計算し、必要計算量Kpを予測する計算を行う(必要演算量計算ステップ)。必要演算量Kpは、

Kp=G (FB, MVa, MVv, B, C, BR, D, Q, ΔQprev, I, E, P)···(数式19)

で表される。FBは一フレーム分の発生情報量(ビット数)である。ただし、関数Gは要素FB, MVa, MVv, B, C, BR, D, Q, ΔQprev, I, E, Pの一つ以上の

要素を用いて導き出される関数である。必要演算量Крは、所定フレームに必要と予測さ れる演算性能(周波数,サイクル)であり、所定フレーム内のビット数FBが大きければ 高い値と、ビット数FBが小さければ低い値となる。また、必要演算量Kpを予測する計 算である必要演算量計算手段32の要素として、所定フレームがフレーム内符号化である かフレーム間符号化であるかの種類も使用することが可能であり、所定フレームがフレー ム内符号化である場合の必要演算量Kpは小さい値と、フレーム間符号化である場合の必 要演算量Kpは大きい値となる。さらに、必要計算量Kpは、動きベクトルの大きさの平 均値(これから復号化するフレームの,もしくは前フレームのもの)MVa、動きベクトル の大きさの分散 (これから復号化するフレームの,もしくは前フレームのもの)MVv、 有効ブロック数(これから復号化するフレームの,もしくは前フレームのもの)B、有効係 数の数(これから復号化するフレームの,もしくは前フレームのもの)C、ビットレート(これから復号化するフレームの、もしくは前フレームのもの) BR、発生情報量(これから 復号化するフレームの,もしくは前フレームのもの)FB、量子化ステップサイズの平均 値(これから復号化するフレームの,もしくは前フレームのもの)Q、量子化ステップサイ ズの平均値の差(これから復号化するフレームのQと1つ前のフレームのQの差,もしくは 1つ前のフレームのQと2つ前のフレームのQの差) ΔQ、IピクチャであるかPピクチャ であるかBピクチャであるかの種類Ⅰ、前フレームの復号化に実際に要した演算量E、前 フレームの復号化に必要な演算量の予測値(すなわち、必要演算量計算手段により算出さ れた前フレームの必要演算量)Pにも影響され、これらを必要演算量計算手段32におい て要素として使用しても良い。例えば、動きベクトルの大きさの平均値(これから復号化 するフレームの, もしくは前フレームのもの)MVa、動きベクトルの大きさの分散 (こ れから復号化するフレームの、もしくは前フレームのもの)MVv、有効ブロック数(これ から復号化するフレームの,もしくは前フレームのもの)B、有効係数の数(これから復号 化するフレームの,もしくは前フレームのもの) Cについては、各要素それぞれについて 、他の要素の値が変化しないと仮定したときに、要素の値が大きい場合は小さい場合と比 較して必要演算量Kpが相対的に大きくなるようにし、要素の値が小さい場合は大きい場 合と比較して必要演算量 K p が相対的に小さくなるようにする。必要演算量計算手段 3 2 においては、これらの要素のうち一つの要素のみを使用しても良いし、複数組み合わせて 使用しても良い。すなわち、これらの複数の要素は所定フレームの復号化処理のために必 要な必要演算量に影響を与える要素であるため、必要演算量計算手段32が、これらの要 素に応じて必要演算量Kp(サイクル)を増減させるように計算を行うことにより、必要 演算量計算手段32により計算される必要演算量 Kpが現実に復号化処理を行ったときの 演算量により近い値となる。

[0079]

動作電源電圧・基板バイアス電圧・動作周波数計算手段3(動作電源電圧・基板バイアス電圧・動作周波数決定ステップ)及び動作電源電圧・基板バイアス電圧・動作周波数制御手段4は、前記第1の実施の形態と同様である。動画像復号化手段35は、所定フレームの入力符号化データ301を復号化して復号化データ306を生成する(動画像復号化ステップ)。動画像復号化手段35による復号化処理に際しては、動作電源電圧・基板バイアス電圧・動作周波数制御手段4により一定の動作電源電圧及び基板バイアス電圧及び動作周波数でプロセッサ1を動作させながら復号化処理が行われる。フレームごとに、そのフレームの復号化処理の前に必要な必要演算量が算出され、その必要演算量に応じた一定の動作周波数及び動作電源電圧及び基板バイアス電圧でプロセッサを動作させながらそのフレームの復号化が行われるため、フレームを分割して成る所定数のブロックごとに動作周波数及び動作電源電圧を変更する従来技術と比較して、低消費電力化を図ることができる。復号化データ306は、携帯電話やパソコンの画像表示部に動画像として表示されたり、ハードディスク等の記憶媒体に記憶されたりする。

[0080]

動画像復号化処理システムS3においても、第2の破綻回避手段として演算残量判断手段39を備える。演算残量判断手段39は、上記第2の実施の形態とほぼ同様であるが、

符号化処理の演算量ではなく復号化処理の演算量について判断する点で異なる。演算残量判断手段39により、破綻現象を回避することができる。なお、上記第1の実施の形態のように、第1の破綻回避手段を備えるようにすることも可能である。なお、復号化処理において無効ブロック化処理は行わない。

[0081]

本発明の動画像符号化処理システムは、第1の破綻回避手段11と、第2の破綻回避手段としての無効ブロック化手段9と、第2の破綻回避手段としての演算残量判断手段29,39をそれぞれ単独で備えても良く、復号化処理システムは、第1の破綻回避手段11と演算残量判断手段39をそれぞれ単独で備えてもよく、また、各手段を適宜組み合わせて備えても良い。たとえば、第1と各第2の破綻回避手段を総て備えるようにし、第1の破綻回避手段としての演算残量判断手段29,39により動作電源電圧及び動作周波数を上げ、さらに、それでも破綻現象を回避不可能な場合は、第2の破綻回避手段としての無効ブロック化手段9により符号化処理を簡易に行うなどの破綻回避処理を行うようにしても良い。また、上記動画像符号化又は復号化処理プログラムは、プログラムと同様の機能を備えるハードウエアで実現されても良い。

[0082]

(第4の実施の形態)

上記第1の実施の形態乃至第3の実施の形態は、動作電源電圧、基板バイアス電圧及び動作周波数を制御するものであるが、本実施の形態は、基板バイアス電圧及び動作周波数を制御することにより、低消費電力化を図るものである。図10は、本実施の形態の動画像符号化システムS4の動作を示した概略ブロック図であり、図11はプロセッサ41の基板バイアス電圧・動作周波数の関係を示す概念図である。本実施の形態の動画像符号化処理システムS4は、上記第1の実施の形態のプロセッサ1に代えて、基板バイアス電圧VBB及び動作周波数が r 段階(r は2上の整数)に可変であり(すなわち、r 段階の基板バイアス電圧VBB及び動作周波数で動作可能であり)且つプログラムにより基板バイアス電圧及び動作周波数を変更可能なプロセッサ41とする。また、前記動作電源電圧・基板バイアス電圧・動作周波数制御手段4に代えて、プロセッサ1の基板バイアス電圧及び動作周波数制御手段4に代えて、プロセッサ1の基板バイアス電圧及び動作周波数制御手段4に代えて、プロセッサ1の基板バイアス電圧及び動作周波数制御手段4に代えて、プロセッサ1の基板バイアス電圧及び動作周波数制御手段4を入力フレームメモリ7等)は基板バイアス電圧・動作周波数制御手段42により基板バイアス電圧・動作周波数が制御される。

[0083]

基板バイアス電圧・動作周波数決定手段 4 3 は、F (n) > F f であり、且つF (n-1) < F f となる動作周波数 F (n) を所定フレームの符号化処理を行う動作周波数として選択する計算を行い、その動作周波数 F (n) に適する基板バイアス電圧 V B B (n) を選択する計算を行い、プロセッサ 1 および (又は) 局部復号メモリ 6 等を含めた周辺装置をその動作周波数 F (n) と基板バイアス電圧 V B B (n) で動作させるように、基板バイアス電圧・動作周波数を基板バイアス電圧・動作周波数制御手段 4 4 は、基板バイアス電圧・動作周波数制御手段 4 4 は、基板バイアス電圧・動作周波数 F (n) の値をプロセッサ 1 および (又は) 局部復号メモリ 6 等を含めた周辺装置に供給し(符号 4 0 5)、その基板バイアス電圧 V B B (n) 及び動作周波数 F (n) でプロセッサ 1 を一定に動作させる制御を行う。これにより、プロセッサ 1 および (又は) 局部復号メモリ 6 等を含めた周辺装置は、一定の基板バイアス電圧 V B B (n) 及び動作周波数 F (n) でプロセッサ 1 で動作させる制御を行う。これにより、プロセッサ 1 および (又は) 局部復号メモリ 6 等を含めた周辺装置は、一定の基板バイアス電圧 V B B (n) 及び動作周波数 F (n) で動作することになる。その他の点については、第 1 の実施の形態とほぼ同様である。

[0084]

第2の実施の形態及び第3の実施の形態についても、動作電源電圧を制御することなく、基板バイアス電圧及び動作周波数を制御するシステムとしても良い。また、演算残量判断手段(図示せず)を備える場合は、基板バイアス電圧・動作周波数制御手段44に対し

図11に示すプロセッサ1および(又は)局部復号メモリ6等を含んだ周辺装置がサポートする動作周波数を一段階上げ、動作周波数に応じた基板バイアス電圧でプロセッサ1および(又は)局部復号メモリ6等を含んだ周辺装置を一定に動作させるように指示をする

[0085]

(実施例1)

第1の実施の形態の動画像符号化システムS1についての実施例1を説明する。符号化の対象として75枚のフレームから成る動画像データを使用し、符号化されるフレームとして32番目のフレームを例に説明する。各フレームは144行176列の画素配列で構成されている。符号化処理としては、MPEG-4を使用する。図12は、動画像符号化システムS1のプロセッサ1における動作周波数と動作電源電圧、基板バイアス電圧の関係の例を表している。動画像符号化システムS1のプロセッサ1は、動作周波数50MHz~250MHz、動作電源電圧0.5V~1.0V、基板バイアス電圧-1.0V~0.5 Vであり、5 段階に可変となっている。

[0086]

まず、動画像符号化システムS1は、入力フレームメモリ7にアクセスして、31番目のフレームを取得し、必要演算量計算手段2により、そのフレームの必要演算量Kpを計算する。必要演算量Kpは、具体的には、まず、前フレームとして30番目のフレームを使用し下記の数式により差分絶対値和2を算出する。

 $Z = \Sigma | Xij - Yij | = 5 0 7 0 5$

次に、所定フレームである31番目のフレームのアクティビティ量Wを下記の数式により算出する。

水平方向Wh= Σ | X(i,j)-X(i-1,j)|=137412 垂直方向Wv= Σ | X(i,j)-X(i,j-1)|=109176

さらに、前フレームのマクロブロックマッチング回数M=102、前フレームの平均量子化ステップサイズ(量子化ステップサイズの平均値)Qprev=3、前フレームの有効ブロック数B=98、前フレームの有効係数の数C=610、前フレームの符号化に実際に要した処理量S=10022474、所定フレームの符号化ビットレートBR=65536を得る。また、前フレームの量子化ステップサイズの平均値とその一つ前の20番目のフレームの量子化ステップサイズの平均値の差 $\Delta Qprev=0$ を算出する。また、前フレームの実際の発生ビット数D=56797を得る。つぎに、各要素を使用して下記の数式により必要演算量Kpを算出する。

 $K p = j + \alpha M + \beta B + \gamma C + \delta Z + \epsilon \triangle Q prev$

以上より、本実施例1では必要演算量Kp=10315571が得られる。

[0087]

さらに、各要素から算出された上記必要演算量Kp=10315571から下記の式で必要演算量Kpを増加させる計算を行う。なお、ここでは上記数式3を例に説明する。

 $Kp f = 1 0 3 1 5 5 7 1 \times 1. 1 = 1 1 3 4 7 1 2 9$

つぎに、下記の数式により動作周波数を計算する。

F f = K p f / T f = 1 1 3 4 7 1 2 9 / (1 / 1 5) = 1 7 1 MHz

F(n)>Ffであり且つF(n-1)<FfとなるF(n)を計算し、プロセッサ1の5段階に可変な動作周波数のうち、動作周波数F(4)=200MHz及びこれに適する動作電源電圧VDD(4)=0.9V及び基板バイアス電圧VBB(4)=0.2Vを選択する。少なくともプロセッサ1を動作周波数200MHz及び動作電源電圧0.9V及び基板バイアス電圧0.2Vで動作させるように、動作電源電圧・基板バイアス電圧・動作周波数制御手段4に指示する。動作電源電圧・基板バイアス電圧・動作周波数制御手段4は、少なくともプロセッサ1を動作電源電圧200MHz及び動作電源電圧0.9V及び基板バイアス電圧0.2Vで一定に動作させる制御を行う。動画像符号化手段5は、入力フレームメモリ7からフレームFを取得し、上記動作周波数200MHz及び動作電源電圧0.9V及び基板バイアス電圧0.2Vで一定に動作させられた状態のプロセッサ

1を使用して、符号化処理を行い符号化データを生成する。

[0088]

さらに、符号化処理ルーチンを実行している際に、無効ブロック化手段9は、下記の数式により割り込み時間を算出し、割り込みを行う。

 $T i = Tf - Ks \times MB / F$

 $= 0.06666-37\times99/(20000000)$

 $\Rightarrow 0.06664$

さらに無効ブロック化手段 9 は、この割り込みのタイミングにおいてM b i < MBであるか否かを判断する。本実施例 1 では、T i = 0. 0 6 6 6 4 のタイミングではM B i < MB であり、所定フレームの符号化処理が終了していなかったので、残りのマクロブロック全てを無効ブロックとして処理を行い、符号化処理ルーチンに戻る。ここでK s は 1 つのマクロブロックを無効ブロックとして処理するために必要なサイクル数である.

[0089]

(実施例2)

第2の実施の形態の動画像符号化システムS2についての実施例2を説明する。本実施例2では、符号化処理において4回の割り込みを行うように設定されている。演算残量判断手段29は、第1回目と第2回目の割り込み時において、 $Ki=Ti\times F$ 及び $Kpm=\Sigma Fj\times (T(j+1)-Tj)$ を計算し、さらに実際に必要な演算量の残量として $Kpm\times (MB-MBi)$ を計算し、 $Ki \ge Kpm\times (MB-MBi)$ /MBiであるか $Ki < Kpm\times (MB-MBi)$ /MBiであるかを判断する。本実施例2では $K1 \ge Kpm\times (MB-MB1)$ /MBiであるかを判断する。本実施例2では $K1 \ge Kpm\times (MB-MB2)$ /MB2であったため、割り込み処理を終了し、第3回目の割り込みまで動画像符号化手段5が符号化処理を続行する。つぎの割り込みである第3回目の割り込み時においても同様に計算及び判断を行う。本実施例2では $K3 < Kpm\times (MB-MB3)$ /MB3であったため、動作周波数及び動作電源電圧及び基板バイアス電圧を一段階上げた周波数F(5)=250MHz及び電圧VDD(5)=1.0V、VBB(5)=0.5Vを動作周波数及び動作電源電圧及び基板バイアス電圧として、動作電源電圧・基板バイアス電圧・動作周波数目の手段4に指示する。

【図面の簡単な説明】

[0090]

- 【図1】本発明の第1の実施の形態の動画像符号化処理システムの動作を示した概略 ブロック図。
- 【図2】上記実施の形態の動画像符号化処理システムとしてコンピュータを機能させる動画像符号化処理プログラムの概略フローチャートを示す図。
- 【図3】上記実施の形態の動画像符号化処理システムにおける符号化処理時間と演算 残量の関係を示す図。
- 【図4】上記実施の形態の動画像符号化処理システムに使用されるプロセッサの動作 電源電圧・基板バイアス電圧・動作周波数を示す概念図。
- 【図5】動作周波数を一定とすることによりサブスレッショルドリーク電流を低減できることを説明する説明図。
- 【図6】動作電源電圧及び動作周波数を一定とすることにより低消費電力化を図ることができることを説明する説明図。
- 【図7】本発明の第2の実施の形態の動画像符号化処理システムの動作を示した概略ブロック図。
- 【図8】上記実施の形態の動画像符号化処理システムとしてコンピュータを機能させる動画像符号化処理プログラムの概略フローチャートを示す図。
- 【図9】本発明の第3の実施の形態の動画像復号化処理システムの動作を示した概略ブロック図。
- 【図10】本発明の第4の実施の形態の動画像符号化処理システムの動作を示した概略ブロック図。

- 【図11】上記実施の形態の動画像符号化処理システムに使用されるプロセッサの基板バイアス電圧・動作周波数を示す概念図。
- 【図12】実施例におけるプロセッサの動作周波数と動作電源電圧、基板バイアス電圧の関係の例を示す図。
- 【図13】動画像符号化処理システムについて従来の低消費電力化を行う手法を示した図。
- 【図14】フレーム単位に動画像符号化又は復号化の演算量が異なる状態を示す概念図。
 - 【図15】トリプルウエル構造を示す断面図。
- 【図16】 nーチャネルMOSトランジスタ、pーチャネルMOSトランジスタにおけるしきい値電圧と基板バイアス電圧の関係の例を示す図。
 - 【図17】プロセッサにおける動作周波数としきい値電圧の関係の例を示す図。
- 【図18】サブスレッショルドリーク電流とゲート電圧、しきい値電圧の関係の例を示す図。
- 【図19】プロセッサの動作周波数を一定とした場合の電流と動作電源電圧の関係を示す図。

【符号の説明】


[0091]

- S1, S2, S4 動画像符号化処理システム
- S3 動画像復号化処理システム
- 1 プロセッサ
- 2 必要演算量計算手段
- 3 動作電源電圧・基板バイアス電圧・動作周波数決定手段
- 4 動作電源電圧・基板バイアス電圧・動作周波数制御手段
- 5 動画像符号化手段
- 6 局部復号フレームメモリ
- 7 入力フレームメモリ
- 8 要素メモリ
- 9 第2の破綻回避手段(無効ブロック化手段)
- 10 処理済マクロブロック数レジスタ
- 11 第1の破綻回避手段
- 101 入力画像データ
- 102 動作電源電圧・基板バイアス電圧・動作周波数指示
- 103 局部復号データ
- 104 動作電源電圧・基板バイアス電圧・動作周波数指示
- 105 動作電源電圧・基板バイアス電圧・動作周波数供給
- 106 符号化データ
- 107 前フレームの量子化ステップサイズの平均値、
- 108 各フレームについてフレーム内符号化であるかフレーム間符号化であるかの種類
- 109 動画像の符号化ビットレート
 - 110 前フレーム(過去のフレーム)のアクティビティの量
 - 111 前フレームのマクロブロックマッチング回数
 - 112 前フレームの有効ブロック数
 - 113 前フレームの有効係数の数
- 114 前フレームの量子化ステップサイズの平均値とその一つ前のフレームの量子化ステップサイズの平均値の差
 - 115 前フレームの符号化に実際に要した処理量
 - 116 必要演算量計算手段により算出された前フレームの必要演算量
 - 117 処理済マクロブロック数


```
第2の破綻回避手段(演算残量判断手段)
2 9
3 5
      動画像復号化手段
3 6
     局部復号フレームメモリ
     第2の破綻回避手段(演算残量判断手段)
3 9
   入力符号化データ
3 0 1
   復号化データ
3 0 6
   基板バイアス・動作周波数決定手段
4 2
4 4 基板バイアス・動作周波数制御手段
402 基板バイアス電圧・動作周波数指示
   基板バイアス電圧・動作周波数供給
4 0 5
p-sub p型半導体基板
n-well n型ウエル
p-well p型ウエル
```


【書類名】図面【図1】


<u>S1</u>



【図2】









【図4】

動作周波数(サイクル/秒)	動作電源電圧(VDD)	基板バイアス電圧(VBB)
f (1)	VDD (1)	VBB (1)
f (2) (>f (1))	VDD (2)	VBB (2)
f (3) (>f (2))	VDD (3)	VBB (3)
•	#0	•
f(n) (>f(n-1))	VDD (n)	VBB (n)
		*
f (r) (>f (r-1))	VDD (r)	VBB (r)

【図5】




【図6】




【図7】

<u>S2</u>




【図8】



【図9】


<u>S3</u>



8/

【図10】

<u>S4</u>




【図11】

動作周波数(サイクル/秒)	基板バイアス電圧(VBB)
f (1)	VBB (1)
f (2) (>f (1))	VBB (2)
f (3) (>f (2))	VBB (3)
-	•
f(n) (>f(n-1))	VBB (n)
•	-
f (r) (>f (r-1))	VBB (r)


【図12】


動作周波数(サイクル/秒)	動作電源電圧(VDD)	基板バイアス電圧 (VBB)
f(1) = 50	VDD(1) = 0.5	VBB(1)=-1.0
f(2) = 100	VDD(2) = 0.6	VBB(2)=-0.4
f(3) = 150	VDD(3) = 0.8	VBB(3)=0
f(4) = 200	VDD(4) = 0.9	VBB(4)=0.2
f(5) = 250	VDD(5) = 1.0	VBB(5)=0.5

【図13】




□□ タイムスロット3に対しの動作周波数はf2が選択される。







【図15】




【図16】






p-チャネルMOSトランジスタ

【図17】




【図18】




ゲートソース間電圧 (Vgs [V])

【図19】



1/E



【要約】

【課題】 従来技術と比較して低消費電力化を図ることができる動画像符号化又は復 号化処理システム及び動画像符号化又は復号化処理方法を提案する。

【解決手段】 所定フレームの符号化又は復号化に必要な必要演算量を計算する必要演算量計算手段2と、所定フレームの符号化処理又は復号化処理に予め割り当てられている時間内に前記必要演算量を符号化処理又は復号化処理可能な動作電源電圧及び基板バイアス電圧及び動作周波数を計算する動作電源電圧・基板バイアス電圧・動作周波数計算手段3とを備え、前記プロセッサ1が前記算出された動作周波数及び動作電源電圧及び基板バイアス電圧で一定に動作しながら所定フレームの符号化又は復号化処理を行う。

【選択図】 図1

ページ: 1/E

認定·付加情報

特許出願の番号

特願2003-409641

受付番号

5 0 3 0 2 0 2 1 6 8 9

書類名

特許願

担当官

鎌田 柾規 8045

作成日

平成15年12月10日

<認定情報・付加情報>

【提出日】

平成15年12月 8日

特願2003-409641

出願人履歴情報

識別番号

[803000023]

1. 変更年月日 2003年 9月 3日

[変更理由]

住所変更

住 所

氏 名

石川県金沢市角間町ヌ7番地金沢大学内

有限会社金沢大学ティ・エル・オー